ABE KOKI
| Emeritus Professor etc. | Emeritus Professor |
Researcher Information
Research Keyword
Career
Research Activity Information
Paper
- 帯域の有効利用と公平性を考慮した機械学習型TCP輻輳制御
塩津晃明; 矢崎俊志; 阿部公輝
電気学会論文誌C（電子・情報・システム部門誌）, 133, 6, 掲載予定, Jun. 2013, Peer-reviwed
Scientific journal, Japanese - 分岐方向による予測失敗率の差異を考慮した分岐予測信頼性判定
二ノ宮康之; 阿部公輝
電子情報通信学会論文誌D, J93-D, 11, 2368-2379, Nov. 2010, Peer-reviwed
Scientific journal, Japanese - A CAM-based Low-power Highly Associative Cache for High-performance Embedded Processors
S. Okabe; K. Abe
Proc. International Workshop on Modern Science and Technology 2010, 88-93, Sep. 2010, Peer-reviwed
International conference proceedings, English - A Proposal of Stack-based Garbage Collection and Its Evaluation in Scripting Language Lua
S. Komuro; K. Abe
Proc. International Workshop on Modern Science and Technology 2010, 94-99, Sep. 2010, Peer-reviwed
International conference proceedings, English - A Machine-learning Approach to Improve TCP Congestion Control
A. Shiozu; K. Abe
Proc. International Workshop on Modern Science and Technology 2010, 277-282, Sep. 2010, Peer-reviwed
International conference proceedings, English - SRAMの世代分割によりCAMを有効利用する低電力高連想度キャッシュ
岡部翔; 阿部公輝
組込みシステムシンポジウム2009(ESS2009)論文集, 117-126, Oct. 2009, Peer-reviwed
Scientific journal, Japanese - パーセプトロン分岐予測器を用いた予測信頼性の動的判定に基づく電力削減
二ノ宮康之; 阿部公輝
SACSIS 2009 - 先進的計算基盤システムシンポジウム論文集, 327-334, May 2009, Peer-reviwed
Scientific journal, Japanese - VLSI Design of Karatsuba Integer Multipliers and Its Evaluation
Syunji Yazaki; Koki Abe
ELECTRONICS AND COMMUNICATIONS IN JAPAN, SCRIPTA TECHNICA-JOHN WILEY & SONS, 92, 4, 9-20, Apr. 2009, Peer-reviwed, Multidigit multiplication is widely used for various applications in recent years, including numerical calculation, chaos arithmetic, and primality testing. Systems with high performance and low energy Consumption are demanded, especially for image processing and communications with cryptography using chaos. Karatsuba algorithm with computational complexity of O(n(1.58)) has been employed in software For multiplication of hundreds to thousands of bits, where n stands for bit-length of, operands. In this paper, hardware design of multidigit integer multiplication based on Karatsuba algorithm is described and its VLSI realization is evaluated in terms of the cost, performance, and energy consumption. We present two design choices of the Karatsuba hardware: RKM (Recursive Karatsuba Multiplier) and IKM (Iterative Karatsuba Multiplier). We found that RKM has less area cost than WTM (Wallace Tree Multiplier) for bit-length larger than 2(9) with area cost of 30 mm(2). Critical path delay of RKM is always larger than that of WTM. Therefore, we should use WTM as combinational circuits for IKM to have better cost performance. We also found that a version of IKM using 0.18 pm process can perform 1024-bit rnultiplications 30 times faster than software at the area cost of 10.9 mm(2). Energy for the Computation by the IKM version Was found to be nearly 1/600 of that consumed by general-purpose processor which executes the software. The results obtained by this study will help system designers for applications requiring multidigit multiplication to select design alternatives including ASIC realization. (C) 2009 Wiley Periodicals, Inc. Electron Comm Jpn, 92(4): 9-20, 2009; Published online in Wiley InterScience (www.interscience.wiley.com). DOI 10.1002/ecj.10086
Scientific journal, English - 学習論的アプローチによるTCP輻輳制御アルゴリズムの提案と評価
塩津晃明; 阿部公輝
電子情報通信学会論文誌B, J92-B, 1, 174-184, Jan. 2009, Peer-reviwed
Scientific journal, Japanese - A Protocol Specification-Based Intrusion Detection System for VoIP and Its Evaluation
Thyda Phit; Koki Abe
IEICE TRANSACTIONS ON COMMUNICATIONS, IEICE-INST ELECTRONICS INFORMATION COMMUNICATIONS ENG, E91B, 12, 3956-3965, Dec. 2008, Peer-reviwed, We propose an architecture of Intrusion Detection System (IDS) for VoIP using a protocol specification-based detection method to monitor the network traffics and alert administrator for further analysis of and response to suspicious activities. The protocol behaviors and their interactions are described by state machines. Traffic that behaves differently from the standard specifications are considered to be suspicious. The IDS has been implemented and simulated using OPNET Modeler, and verified to detect attacks. It was found that our system can detect typical attacks within a reasonable amount of delay time.
Scientific journal, English - Algorithm-Level Evaluation of Cryptosystems Resistance to DPA
A. Sasaki; K. Abe
Electrical Engineering in Japan, 165, 3, 37-45, Nov. 2008, Peer-reviwed
Scientific journal, English - Parallel architecture for 2-D discrete wavelet transform with low energy consumption
Nozomi Ishihara; Koki Abe
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, IEICE-INST ELECTRONICS INFORMATION COMMUNICATIONS ENG, E91A, 8, 2068-2075, Aug. 2008, Peer-reviwed, A novel two-dimensional discrete wavelet transform (2-DDWT) parallel architecture for higher throughput and lower energy consumption is proposed. The proposed architecture fully exploits full-page burst accesses of DRAM and minimizes the number of DRAM activate and precharge operations. Simulation results revealed that the architecture reduces the number of clock cycles for DRAM memory accesses as well as the DRAM power consumption with moderate cost of internal memory. Evaluation of the VLSI implementation of the architecture showed that the throughput of wavelet filtering was increased by parallelizing row filtering with a minimum area cost, thereby enabling DRAM full-page burst accesses to be exploited.
Scientific journal, English - CPBP：実行パス履歴を有効に利用する低コスト高精度パーセプトロン分岐予測器
二ノ宮康之; 阿部公輝
情報処理学会論文誌: コンピューティングシステム, 情報処理学会, 1, 1, 96-104, Jun. 2008, Peer-reviwed, パーセプトロン分岐予測器は高い予測精度を示すが，構造が複雑で実装コストが大きいという欠点を持つ．これは多数の重みを利用することに起因する．本稿では新しいパーセプトロン分岐予測器を提案する．これは，(1) 1つの分岐命令の予測に使用する重みの数を減らすことにより実装コストを削減し，(2) 詳細な実行パス履歴とグローバル履歴の一部をインデックスに利用することにより予測精度を向上させる．使用できる記憶容量を一定とすると，本手法により従来法より低い実装コストで高い予測精度を持つパーセプトロン分岐予測器が実現できる．Perceptron branch predictors have been extensively studied in recent years in an attempt to reduce misprediction rates. However, it has the disadvantage that the implementation cost is high due to its complex structure. The complexity comes from a large number of weight tables they use. In this paper, we propose a new perceptron branch predictor that reduces the cost by reducing the number of weight tables, and increases the prediction rates by using detailed execution path history and part of global history as the index of weight tables. Given a constant amount of storage available, the proposed scheme enables to increase the prediction accuracy with less implementation costs compared to previous perceptron predictors.
Scientific journal, Japanese - 2次元離散ウェーブレット変換の低消費電力アーキテクチャ
石原希実; 阿部公輝
電子情報通信学会論文誌A, J91-A, 3, 328-338, Mar. 2008, Peer-reviwed
Scientific journal, Japanese - Karatsuba 整数乗算器のVLSI設計と評価
矢崎俊志; 阿部公輝
電気学会論文誌C（電子・情報・システム部門誌）, 128, 2, 220-230, Feb. 2008, Peer-reviwed
Scientific journal, Japanese - Mathematical Analysis of JPEG 2000 Wavelet Filter Tiling Approaches and Its Experimental Verification
S. M. Hanif; K. Abe
Proc. The 5th IASTED International Conference on Signal Processing, Pattern Recognition and Applications, 250-255, Feb. 2008, Peer-reviwed
International conference proceedings, English - A 2-DDWT Parallel Architecture Fully Exploiting DRAM Burst Accesses
N. Ishihara; K. Abe
Proc. The 5th IASTED International Conference on Signal Processing, Pattern Recognition and Applications, 238-243, Feb. 2008, Peer-reviwed
International conference proceedings, English - Algorithm Level Evaluation of Cryptosystem Resistance to Second-Order DPA
A. Sasaki; K. Abe
Proc. The 4th IASTED International Conference on Communication, Network and Information Security, 16-21, Sep. 2007, Peer-reviwed
International conference proceedings, English - A semi-fragile watermarking scheme using weighted vote with sieve and emphasis for image authentication
Nozomi Ishihara; Koki Abe
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, IEICE-INST ELECTRONICS INFORMATION COMMUNICATIONS ENG, E90A, 5, 1045-1054, May 2007, Peer-reviwed, This paper describes a semi-fragile watermarking scheme for image authentication and tamper-proofing. Each watermark bit is duplicated and randomly embedded in the original image in the discrete wavelet domain by modifying the corresponding image coefficients through quantization. The modifications are made so that they have little effect on the image and that the watermarking is robust against tampering. The watermark image for authentication is reconstructed by taking a weighted vote on the extracted bits.,The bits that lose the vote are treated as having been tampered with, and the locations of the lost bits as indicating tampered positions. Thus, authentication and tamper-proofing can be done by observing the images of watermarks that win and lose votes. Sieving, emphasis, and weighted vote were found to be effectively make the authentication and tamper detection more accurate. The proposed scheme is robust against JPEG compression or acceptable modifications, but sensitive to malicious attacks such as cutting and pasting.
Scientific journal, English - A3PBP: A Path Traced Perceptron Branch Predictor Using Local History for Weight Selection
Y. Ninomiya; K. Abe
The Journal of Instruction-Level Parallelism (Electronic Archival Journal), 9, 1-18, May 2007, Peer-reviwed
Scientific journal, English - Path Traced Perceptron Branch Predictor Using Local History for Weight Selection
Y. Ninomiya; K. Abe
The 2nd JILP Championship Branch Prediction Competition (CBP-2) in conjunction with The 39th Annual IEEE/ACM International Symposium on Microarchitecture, 7-12, Dec. 2006, Peer-reviwed
International conference proceedings, English - VLSI Design of Iterative Karatsuba Multiplier and Its Evaluation
S. Yazaki; K. Abe
Proc. The 4th IASTED International Conference on Circuits, Signals, and Systems, 313-318, Nov. 2006, Peer-reviwed
International conference proceedings, English - An Efficient 2-D DWT Architecture with Reduced Memory Accesses for Low Energy Consumption
N. Ishihara; K. Abe
Proc. The 4th IASTED International Conference on Circuits, Signals, and Systems, 273-278, Nov. 2006, Peer-reviwed
International conference proceedings, English - 暗号回路への電力差分解析攻撃に対するアルゴリズムレベルでの耐性評価
佐々木明彦; 阿部公輝
電気学会論文誌Ｃ（電子・情報・システム部門誌）, The Institute of Electrical Engineers of Japan, 126, 10, 1221-1228, Oct. 2006, Peer-reviwed, Paul Kocher has proposed a cryptanalysis technique called Differential Power Analysis (DPA), in which attackers derive secret information such as private keys from a statistical analysis of the power consumption by the target device. There is now a demand to evaluate the DPA resistivity of cryptographic device before the device is actually created. In this paper, we focus on simulating DPA with high speed at algorithm level in upstream of the design process. Messerges used Power Leakage Model to obtain power consumption from Hamming Weight for proof of high-order DPA. However, the correctness of the model has not been verified. In this paper, we verify that difference of power consumption in DPA can be obtained from Power Leakage Model by investigating the cause of power consumption of CMOS circuits and transition probability of logic gates. The verification is performed by means of a circuit simulator. Next we describe a method of performing algorithm level simulation which calculates power consumption using Power Leakage Model. We illustrate the effectiveness of the method by applying it to DPA resistivity evaluation of DES implementation.
Scientific journal, Japanese - Packet Inter-Arrival Time Estimation Using Neural Network Models
T. Phit; K. Abe
インターネットコンファレンス2006論文集, インターネットコンファレンス実行委員会, 2006, 51-57, Oct. 2006, Peer-reviwed
Scientific journal, English - VLSI Implementation of Karatsuba Algorithm and Its Evaluation
S. Yazaki; K. Abe
Proc. International Workshop on Modern Science and Technology 2006, 378-383, May 2006, Peer-reviwed
International conference proceedings, English - パーセプトロン分岐予測器への冗長入力付加の効果とその最適化
澁川 誠; 二ノ宮 康之; 阿部 公輝; 小林 聡
SACSIS 2006 - 先進的計算基盤システムシンポジウム論文集, 307-314, May 2006, Peer-reviwed
Research society, Japanese - A cost-effective handshake protocol and its implementation for bundled-data asynchronous circuits
M Shimizu; K Abe
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, IEICE-INST ELECTRONICS INFORMATION COMMUNICATIONS ENG, E89A, 1, 280-287, Jan. 2006, Peer-reviwed, We propose and implement a four-phase handshake protocol for bundled-data asynchronous circuits with consideration given to power consumption and area. A key aspect is that our protocol uses three phases for generating the matched delay to signal the completion of the data-path stage operation whereas conventional methods use only one phase. A comparison with other protocols at 0.18 mu m process showed that our protocol realized lower power consumption than any other protocol at cycle times of 1.2 ns or more. The area of the delay generator required for a given data-path delay was less than half that of other protocols. The overhead of the timing generator was the same as or less than that of other protocols.
Scientific journal, English - An Optimum Design of FFT Multi-Digit Multiplier and Its VLSI Implementation
S. Yazaki; K. Abe
Bulletin of the University of Electro-Communications, 18, 1,2, 39-46, Jan. 2006, Peer-reviwed
Research institution, English - A resource donation based approach to load balancing of peer-to-peer overlay networks
Chanaka Ratnayake; Kǒki Abe
IET Conference Publications, 518, 185-191, 2006, Peer-reviwed, Distributed hash table (DHT) is the current emerging technology among the peer-to-peer computing research community, due to their scalability, self organization and the lookup efficiency. However, load balancing is an issue in these DHT based peer-to-peer overlay networks. Some nodes are mapped with more data keys, and some are mapped with less data keys regardless of their heterogeneous capabilities, resulting in overloaded and under-loaded nodes. In this paper we describe a resource donation based approach to the load balancing of current DHT based overlay networks. Our approach assigns node identifiers by considering heterogeneous capabilities of the nodes. Nodes which donate more resources are assigned with more node identifiers. This kind of resource donation based multiple node identifiers assigning approach to the load balancing is not well known among the DHT research community. We use the DHT protocol Cycloid to evaluate our approach to load balancing. The simulation results show that this approach is capable of balancing the load on a node due to the key distribution when node heterogeneous capabilities are taken into account, and this also improves the overall lookup efficiency.
International conference proceedings, English - インターリーブ型剰余乗算回路の評価
葛毅; 櫻井隆雄; ルォン・ディン・フォン; 阿部公輝; 坂井修一
電子情報通信学会論文誌A, J88-A, 12, 1497-1505, Dec. 2005, Peer-reviwed
Scientific journal, Japanese - FFT多倍長乗算器のVLSI設計
矢崎俊志; 阿部公輝
日本応用数理学会論文誌, 15, 3, 385-401, Sep. 2005, Peer-reviwed
Scientific journal, Japanese - Approaches in Increasing Resource Efficiency of Tile Size Conversion Algorithm for 2D DWT Image Data
S. M. Hanif; K. Abe
ICGST International Journal on Graphics, Vision and Image Processing, Invited, SI1, 17-24, May 2005, Peer-reviwed
English - Hardware Design and Implementation of IP-over-1394 Protocol Stack and Its Evaluation
K. Abe; M. Y. Hassan
IEEJ Trans. Electronics, Information and Systems, The Institute of Electrical Engineers of Japan, 125, 3, 413-419, Mar. 2005, Peer-reviwed, This paper describes the hardware design of core functions of the Internet protocol IP over IEEE1394 interface (IP over 1394) and its implementation on an FPGA. The design was evaluated by counting the number of FPGA logic elements required for the implementation. Using a system clock of 49.152MHz, we verified that packets sent from an application on top of the protocol stack were correctly received by the other protocol stack via the IEEE1394 port at a transfer rate of 400 Mbps. We also verified the communication behaviors of the design with an isochronous resource manager to reserve a channel prior to data transmissions. The hardware cost of the core IP layer was less than that of the link layer. The evaluation results will help the IP-over-1394 designers explore quantitatively various spectrum of the software/hardware design alternatives.
Scientific journal, English - An Efficient 1D Noise Reduction Approach in Tile Size Conversion of 2D DWT Image Data
S. M. Hanif; K. Abe
Proc. The 2nd International Conference on Intelligent Computing and Information Systems, 596-602, Mar. 2005, Peer-reviwed
International conference proceedings, English - A Semi-Fragile Watermarking Scheme for Image Authentication and Tamper-Proofing
N. Ishihara; K. Abe
Proc. The 2nd International Conference on Intelligent Computing and Information Systems, 590-595, Mar. 2005, Peer-reviwed
International conference proceedings, English - An integrated laboratory for processor organization, compiler design, and computer networking
K Abe; T Tateoka; M Suzuki; Y Maeda; K Kono; T Watanabe
IEEE TRANSACTIONS ON EDUCATION, IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 47, 3, 311-320, Aug. 2004, Peer-reviwed, An integrated laboratory dealing with processor organization, compiler design, and computer networking has been developed. The goals of the laboratory are to make it possible for each student to work with modern and attractive materials and to learn about the interfaces between system modules, to provide students with opportunities to collaborate in the construction of a large system, and to give students a sense of accomplishment. The goals have been met based on the responses of students who have used it, verifying its effectiveness. This paper describes the design and development of the baseline components to be integrated, the laboratory organization and schedule, and the results and evaluation of the laboratory.
Scientific journal, English - Low Power Design of Local-Timing Generator for Locally Timed Asynchrounous Circuits
M. Shimizu; K. Abe
Proc. International Symposium on Low-Power and High-Speed Chips (COOL Chips VII), Poster, 76, Apr. 2004
International conference proceedings, English - Sequence length conversion of wavelet transformed image data using partial retrieval of intermediate coefficients
SM Hanif; K Abe
Proceedings of the Sixth IASTED International Conference on Signal and Image Processing, ACTA PRESS, 159-166, 2004, Peer-reviwed, Wavelet transformation has been adopted in the recent JPEG2000 image compression standard considering its multifarious advantages. But due to its inherent computational complexity, processing the whole image at one time in a mobile port will result in a higher circuit and memory requirements. If the image can be transmitted to the end port in a way so that it can be decoded part by part, these requirements can be lowered. It can be achieved by dividing the transformed coefficient array to smaller length sequences in an intermediate gateway, while sending an image to a mobile port from another system. An effective algorithm for dividing the image coefficient array through retrieving pixels near the division border and then correcting the coefficients for symmetric extension has been proposed earlier. In this paper we will investigate the approach of sequence length conversion through partial retrieval of the intermediate coefficients rather than retrieving the pixels themselves. We will show that through this approach it is possible to increase the processing and memory efficiency in the gateway processor, while containing the noise below a permissible limit. Improvement in PSNR through overflow correction in post-processing is also discussed.
International conference proceedings, English - 教育用簡易 UDP/IP スタック TinyIP の設計と実装
楯岡孝道; 阿部公輝
電子情報通信学会論文誌B, The Institute of Electronics, Information and Communication Engineers, J86-B, 8, 1553-1560, Aug. 2003, Peer-reviwed, インターネットプロトコル技術は非常に重要な教育テーマであり,広くその動作原理の理解が求められている.このような教育には,実際に動作する実装を用いた手法が有効である.現在用いられているプロトコル実装はたび重なる改良によって複雑になり,その理解が難しいという問題である.そこで筆者らは,通信に必要な最低限の機能のみをもつ教育用簡易UDP/IPスタックTinyIPを設計,実装した.最低限の機能のみを選択した結果,TinyIPはコメントを含めても1,700行以下で実装されている.このため学生はこれを容易に理解し,改良することが可能となっている.本論文では,TinyIPの設計,実装,及びTinyIPを用いた教育や研究成果について述べる.
Scientific journal, Japanese - FPGAを使った論理回路用実験装置
奈良岡雅人; 鈴木貢; 楯岡孝道; 阿部公輝
電気通信大学紀要, The University of Electro-Communications, 15, 2, 215-218, Jan. 2003
Research institution, Japanese - Implementation of IP-over-IEEE1394 on FPGA and Its Evaluation
M. Y. Hassan; K. Abe
Bulletin of the University of Electro-Communications, The University of Electro-Communications, 15, 2, 219-227, Jan. 2003
Research institution, English - Specification of TinyIPv6 Protocol Stack for Remote Control and Its Implementation on FPGA
Y. Izuhara; K. Morita; T. Tateoka; K. Abe
IPSJ Journal, 43, 11, 3540-3548, Nov. 2002, Peer-reviwed
Scientific journal, English - MinIPSコンピュータシステムによるプロセッサ/コンパイラ/ネットワーク統合実験
前田洋一; 楯岡孝道; 鈴木貢; 阿部公輝
電子情報通信学会論文誌DI, J85-D-1, 10, 985-993, Oct. 2002, Peer-reviwed
Scientific journal, Japanese - A Bandwidth Measurement Technique for Mobile Computers
T. Tateoka; Y. Kurita; K. Abe
Proc. International Workshop on Modern Science and Technology 2002, 32-36, Sep. 2002, Peer-reviwed
International conference proceedings, English - Hardware Organization and Evaluation of Division Algorithms
Y. Ge; K. Abe
Proc. International Workshop on Modern Science and Technology 2002, 124-129, Sep. 2002, Peer-reviwed
International conference proceedings, English - 高基数SRT除算の論理回路実現に基づく回路構成と評価
葛毅; 阿部公輝; 浜田穂積
情報処理学会論文誌, 43, 8, 2665-2673, Aug. 2002, Peer-reviwed
Scientific journal, Japanese - Hardware Organization of High-Radix SRT Division Based on the Logical Circuit Realization
Y. Ge; K. Abe; H. Hamada
Bulletin of the University of Electro-Communications, The University of Electro-Communications, 15, 1, 29-38, Jul. 2002, Peer-reviwed
English - An integrated laboratory for computer architecture and networking
Takamichi Tateoka; Mitsugu Suzuki; Kenji Kono; Youichi Maeda; Kôki Abe
Proceedings of the 2002 Workshop on Computer Architecture Education, WCAE 2002 - Held in conjunction with the 29th International Symposium on Computer Architecture, Association for Computing Machinery, Inc, 110-117, 26 May 2002, Peer-reviwed, Processors, compilers, and networks - important materials covered by computer science curricula - are often treated independently in laboratories associated with corresponding lecture courses. An integrated laboratory called CNP for juniors majoring in computer science at the University of Electro-Communications has been developed and is now under way, where a networking protocol stack implemented by students is translated into object codes by a compiler implemented by students, which in turn are executed on a processor implemented also by students. The goals of the integrated laboratory are to deal with modern and attractive materials, to provide students with opportunities of collaborating in constructing a large system, as well as to have students share a feeling of accomplishments among them. Responses from students approved our intention and verified the effectiveness. In this paper, we describe the design and development of baseline components to be integrated, laboratory organizations and schedules, and results and evaluations of the laboratory.
International conference proceedings, English - スーパースカラ・プロセッサの設計と評価およびVLSIへの実装
川口英一郎; 阿部公輝
電気通信大学紀要, 電気通信大学, 14, 1, 47-54, Jul. 2001, Peer-reviwed
Research institution, Japanese - RISCプロセッサのFPGAへの実装とカスタムLSI化
前田洋一; 阿部公輝; 森田和夫; 鈴 木貢; 奈良岡雅人; 中川圭介; 渡辺 坦
電気通信大学紀要, 電気通信大学, 13, 1, 21-28, Jul. 2000
Research institution, Japanese - ネットワークスイッチのFPGAへの実装とカスタムLSI化
皆川直久; 阿部公輝; 森田和夫; 鈴木 貢; 奈良岡雅人; 中川圭介; 渡辺 坦
電気通信大学紀要, 電気通信大学, 13, 1, 29-35, Jul. 2000
Research institution, Japanese - URRを用いた浮動小数点乗算回路の設計と評価およびVLSIへの実装
葛 毅; 阿部公輝; 浜田穂積
情報処理学会論文誌, 41, 4, 1018-1027, Apr. 2000, Peer-reviwed
Scientific journal, Japanese - Design Verification of Asynchronous Circuits Using Modular Coloured Petri Nets
N. Yonebayashi; K. Abe
Proc. ITC-CSCC'98, 1691-1694, Jul. 1998, Peer-reviwed
International conference proceedings, English - スーパースカラ・プロセッサの設計と機能シミュレーション
安藤,阿部
電気通信大学紀要, 電気通信大学, 10, 2, 63-69, Dec. 1997
Research institution, Japanese - 32ビットRISCプロセッサMinIPSの設計と実装
葛毅; 大菅大吉; 鶴田三敏; 阿部公輝
電気通信大学紀要, The University of Electro-Communications, 10, 2, 71-78, Dec. 1997
Research institution, Japanese - A Computer Architecture Laboratory
K. Abe
Proc. 1993 International Conference on Electronics Higher Education, 565-566, Jun. 1993
International conference proceedings, English - A PROGRAMMABLE LOGIC ARRAY SUITABLE FOR USE IN DIGITAL SYSTEM-DESIGN LABORATORIES
K ABE; T OMORI; M NARAOKA
IEEE TRANSACTIONS ON EDUCATION, IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 35, 4, 338-350, Nov. 1992, Peer-reviwed, A specially designed programmable logic array (PIA) suitable for use in digital system design laboratories for undergraduates is presented. Rewriting the PIA is done just by transfering the new codes; no explicit erasing process is required. The number of product terms allowed to be implemented on the PLA is unlimited. The computation speed of the PLA is reasonably fast (less than 100 ns). The PLA can communicate with a host computer by accepting a variety of commands for writing PIA codes and monitoring input and output values of the PLA. Using software tools developed for the PIA, the student can effectively perform laboratory experiments at various levels. The PIA is viewed on the color display of a personal computer as AND-OR cascaded matrices, each element of which can be activated or inactivated by means of a user-friendly graphics editor. Another software tool permits programming the PLA in a high-level language. The excitation (next-state) and output functions of a controller circuit are naturally described in a simple syntactic construct. Laboratory experiments utilizing the PIA and student responses are also given.
Scientific journal, English - A Microcomputer Laboratory—From Fundamentals to Interrupts and Queues
K. Abe; M. Naraoka; Y. Wakatsuki
Computer Science Education, 2, 1, 45-60, 01 Jan. 1991, Peer-reviwed, A microcomputer laboratory for juniors majoring in computer science was developed. It enables them to observe fundamental behavior of a computer by directly giving instructions to the CPU using a programmable diode array. The laboratory also includes experiments to synthesize a small microcomputer, with which advanced subjects such as interrupt processing and queue data structure usage are studied. As an application, a primitive interrupt-driven graphics editor has been designed and implemented. Various circuit components were mounted on three panels, which facilitate for the students to construct required circuits. A personal computer has been used for software development. © 1991, Taylor &
Francis Group, LLC. All rights reserved.
Scientific journal, English - IMPLEMENTATION OF ARITHMETIC ALGORITHMS USING A PLA
K ABE; J IIJIMA; T NAKASHIMA; Y WAKATSUKI
IEEE TRANSACTIONS ON EDUCATION, IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 32, 3, 370-375, Aug. 1989, Peer-reviwed
Scientific journal, English - AUTOMATIC-MEASUREMENT OF FREQUENCY-CHARACTERISTICS OF OPERATIONAL-AMPLIFIER CIRCUITS
K ABE; Y WAKATSUKI; M NARAOKA
IEEE TRANSACTIONS ON EDUCATION, IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 32, 3, 367-370, Aug. 1989, Peer-reviwed
Scientific journal, English - Remarks on Computation and Error Analysis of Filon Quadrature
K. Abe
The Transactions of The Institute of Electronics Information and Communication Engineers, E72, 7, 813-818, Jul. 1989, Peer-reviwed
Scientific journal, English - Utilization of RAM's as a PLA in Logic Design Laboratories
K. Abe; T. Omori
Bulletin of The University of Electro-Communications, 電気通信大学, 2, 1, 35-45, Jun. 1989
Research institution, English - A MICROCOMPUTER IMPLEMENTATION OF PLA FUNCTION AND ITS USE IN A LABORATORY DEALING WITH ARITHMETIC ALGORITHMS
K ABE; M NARAOKA; Y WAKATSUKI
IEEE TRANSACTIONS ON EDUCATION, IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 32, 2, 129-138, May 1989, Peer-reviwed
Scientific journal, English - PLAプログラムエディタの作成
奈良岡; 若月,阿部
電気通信大学紀要, 1, 2, 343-346, Dec. 1988
Research institution, Japanese - 学生実験用データ収集システム─トランジスタ回路実験への応用
若月,中島; 奈良岡; 飯島,阿部
日本物理教育学会誌, The Physics Education Society of Japan, 36, 1, 21-24, Jan. 1988, Peer-reviwed, 市販のパソコンに簡単に接続できるデータ収集装置を製作した.その応用例として,トランジスタの静特性の測定とグラフの作成を,プログラムで行うようにしたものを紹介する.得られたデータをディスクに記憶させておいて,測定後に電流増幅率等の計算をパソコンで行った.さらに,基本的な増幅器の特性を自動測定により求め,静特性から得られる計算値との比較も行った.これらの実験課題を学生実験に取り入れた結果を報告する.
Scientific journal, Japanese - AN EXTENDED SCHEME OF MAGNETIC-BUBBLE ELECTRONIC DICTIONARY
CZ YUN; SY LEE; MR LIAN; K ABE; FB HUMPHREY
IEEE TRANSACTIONS ON MAGNETICS, IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 21, 3, 1228-1234, 1985, Peer-reviwed
Scientific journal, English - MAGNETIC-BUBBLE CHINESE-CHARACTER GENERATOR
K ABE; MR LIAN; SY LEE; FB HUMPHREY
IEEE TRANSACTIONS ON MAGNETICS, IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 18, 6, 1322-1324, 1982, Peer-reviwed
Scientific journal, English - ELECTRONIC DICTIONARIES IMPLEMENTED IN BUBBLE MEMORIES
K ABE; SY LEE; H CHANG
IEEE TRANSACTIONS ON MAGNETICS, IEEE-INST ELECTRICAL ELECTRONICS ENGINEERS INC, 17, 6, 3050-3052, 1981, Peer-reviwed
Scientific journal, English - A High-Sensitive Sample-Oscillating Magnetometer
K. Abe; M. Wada; A. Hasegawa
Report of The University of Electro-Communications, 31, 1, 83-87, Aug. 1980
Research institution, English - 磁気バブルの運動の計算機シミュレーション
林,戸辺; 三上,阿部
電気通信大学学報, 31, 1, 69-82, Aug. 1980
Research institution, Japanese - Computer Simulation of Bubble Motion
N. Hayashi; K. Abe
IEEE Trans. Mag., 13, 5, 1345-1347, Sep. 1977, Peer-reviwed
Scientific journal, English - An Analysis of the Translational Motion of a Normal Bubble
N. Hayashi; K. Abe
Japanese Journal of Applied Physics, 16, 5, 789-793, May 1977, Peer-reviwed
Scientific journal, English - Magnetocrystalline Anisotropy of Low Temperature Phase of Magnetite
K. Abe; Y. Miyamoto; S. Chikazumi
Journal of Physical Society of Japan, 41, 6, 1894-1902, Dec. 1976, Peer-reviwed
Scientific journal, English - Computer Simulation of Magnetic Bubble Domain Motion
N. Hayashi; K. Abe
Japanese Journal of Applied Physics, 15, 9, 1683-1694, Sep. 1976, Peer-reviwed
Scientific journal, English - Computer Controlled Torque Magnetometor for Automatic Determination of Crystal Orientation
K. Abe; S. Chikazumi
Japanese Journal of Applied Physics, 15, 4, 619-625, Apr. 1976, Peer-reviwed
Scientific journal, English - Computer Simulation of Bubble Motion
N, Hayashi; K. Abe
Japanese Journal of Applied Physics, 14, 11, 1705-1716, Nov. 1975, Peer-reviwed
Scientific journal, English - バブル磁区のコンピュータシミュレーションと動画の作成
中村,上田; 田辺; 阿部,林
電気通信大学学報, 26, 1, 87-91, Aug. 1975
Research institution, Japanese
Books and other publications
Lectures, oral presentations, etc.
- v.Connect：ユーザが声色操作可能な歌声合成器
小川真; 矢崎俊志; 阿部公輝
Oral presentation, Japanese, 情報処理学会研究会報告(音楽情報科学研究会),情報処理学会研究会報告(音楽情報科学研究会)
Feb. 2012 - FUNaVi-Key: 制御された意外性のある検索システム
船曳崇也; 矢崎俊志; 阿部公輝
Oral presentation, Japanese, エンタテインメントコンピューティング2011,エンタテインメントコンピューティング2011
Oct. 2011 - メモリアクセス命令の特徴を利用したセットアソシアティブキャッシュの低電力アクセス手法
会田康男; 岡部翔; 矢崎俊志; 阿部公輝
Oral presentation, Japanese, 第10回情報科学技術フォーラム FIT2011,第10回情報科学技術フォーラム FIT2011
Sep. 2011 - コンテンツフィルタリングの自動化手法
池田匡邦; 矢崎俊志; 阿部公輝
Oral presentation, Japanese, 第10回情報科学技術フォーラム FIT2011,,第10回情報科学技術フォーラム FIT2011,
Sep. 2011 - Caterpillar GC: 旧世代領域の分割を行うインクリメンタルな世代別実時間ごみ集め
尾沢崇; 矢崎俊志; 阿部公輝
Oral presentation, Japanese, 第10回情報科学技術フォーラム FIT2011,第10回情報科学技術フォーラム FIT2011
Sep. 2011 - FPGAによるリングオシレータ型真性乱数生成器の性能向上
羽田和倫; 阿部公輝
Oral presentation, Japanese, 情報処理学会研究会報告(コンピュータセキュリティ研究会)
May 2011 - FIFO置換方式によるCAMベース世代分割高連想度キャッシュ
岡部翔; 阿部公輝
Public symposium, Japanese, 組込み技術とネットワークに関するワークショップ ETNET2011, 組込み技術とネットワークに関するワークショップ ETNET2011, 沖縄（開催中止）
Mar. 2011 - スクリプト言語向けスタックベース GC と Lua への実装
小室直; 阿部公輝
Public symposium, Japanese, プログラミングおよびプログラミング言語ワークショップ PPL2011, プログラミングおよびプログラミング言語ワークショップ PPL2011, 札幌
Mar. 2011 - スタックベースGCの提案とスクリプト言語Lua における評価
小室直; 阿部公輝
Oral presentation, Japanese, 情報処理学会プログラミング研究発表会,情報処理学会プログラミング研究発表会
Sep. 2010 - Enhancing TCP Performance by Identifying Wireless Losses
J. Amalraj; K. Abe
Oral presentation, English, IEICE Technical Report (SIG Network Systems)
Mar. 2010 - マルチコアプロセッサのコアごとのアクセス局所性を利用した共有キャッシュの消費電力削減
佐藤 公紀; 阿部 公輝
Oral presentation, Japanese, 情報処理学会研究会報告(コンピュータアーキテクチャ研究会)
Jan. 2010 - H.264/AVCにおける高速高精度動き検出法
渡辺良亮; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（画像工学研究会）
Dec. 2009 - アドホックネットワークにおけるATIM Window 開閉制御による省電力手法
四本哲也; 阿部公輝
Public symposium, Japanese, マルチメディア、分散、協調とモバイルシンポジウム (DICOMO2009), 別府
Jul. 2009 - 短寿命オブジェクトを対象とした静的GCの提案
小室直; 阿部公輝
Public symposium, Japanese, 情報処理学会第50回プログラミングシンポジウム
Jan. 2009 - パーセプトロン分岐予測器を用いた予測ミスする分岐命令の効率的分離
二ノ宮康之; 阿部公輝
Public symposium, Japanese, 並列／分散／協調処理に関する『佐賀』サマー・ワークショップ（SWoPP佐賀2008）
Aug. 2008 - 分岐命令の分岐成立・不成立の回数に着目した情報フロー追跡
古庄尚貴; 阿部公輝
Public symposium, Japanese, 並列／分散／協調処理に関する『佐賀』サマー・ワークショップ（SWoPP佐賀2008）
Aug. 2008 - 攻撃履歴を利用したシグネチャ型IDSのDoS耐性の向上
宮澤僚太; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（情報セキュリティ研究会）
Jul. 2008 - ふるまいに着目した未知の亜種ウイルスの識別
三森春佳; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（情報セキュリティ研究会）
Jul. 2008 - 再構成・拡張可能なプロセッサへのブロック暗号 Camellia の実装
松尾一慶; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（情報セキュリティ研究会）
Jul. 2008 - 画像処理の逐次実行を実装例とした動的再構成可能プロセッサの評価
渡辺良亮; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（信号処理研究会）
Jun. 2008 - ネットワークのノード集合を分割管理するランダムキー事前分配法
伊勢かおり; 阿部公輝
Oral presentation, Japanese, 情報処理学会研究会報告(コンピュータセキュリティ研究会)
Mar. 2008 - A Scalable and Efficient Scheme for Privacy-Protected RFID Systems
L. T; Ngoc Anh; Koki Abe
Oral presentation, English, Technical Report of IEICE (SIG Information Network)
Feb. 2008 - Protocol Specification-based Intrusion Detection System for VoIP
T. Phit; K. Abe
Oral presentation, English, Technical Report of IEICE (SIG Information Network)
Feb. 2008 - ニューラルネットワークモデルを用いたTCPの輻輳制御
塩津晃明; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（ネットワークシステム研究会）
Jan. 2008 - 改ざん検出可能な無歪み画像認証の一手法
田中智也; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（情報セキュリティ研究会）
Dec. 2007 - 実行パス履歴を有効に利用する低コスト高精度パーセプトロン分岐予測器
二ノ宮康之; 阿部公輝
Public symposium, Japanese, 並列／分散／協調処理に関する『旭川』サマー・ワークショップ（SWoPP旭川2007）, 並列／分散／協調処理に関する『旭川』サマー・ワークショップ（SWoPP旭川2007）, 旭川
Aug. 2007 - 暗号回路のFPGA実装における簡易DPA対策
宋長勲; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告(情報セキュリティ研究会),電子情報通信学会技術研究報告(情報セキュリティ研究会)
Jul. 2007 - 複合ランダムキー事前分配法の耐攻撃性評価
伊勢かおり; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（アドホックネットワーク研究会）,電子情報通信学会技術研究報告（アドホックネットワーク研究会）
May 2007 - CCDアルゴリズムを用いた葉の形状の特徴抽出
A. Muhhamad; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（パターン認識・メディア理解研究会）,電子情報通信学会技術研究報告（パターン認識・メディア理解研究会）
May 2007 - Karp-Rabin法を用いたシグネチャ型IDSの性能コスト評価
小林礼明; 阿部公輝
Oral presentation, Japanese, 情報処理学会研究会報告(コンピュータセキュリティ研究会),情報処理学会研究会報告(コンピュータセキュリティ研究会)
May 2007 - 学習論的アプローチによるTCPの輻輳制御
塩津晃明; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（ネットワークシステム研究会）,電子情報通信学会技術研究報告（ネットワークシステム研究会）
Apr. 2007 - FPGA による真の乱数の生成
渡部信吾; 阿部公輝
Public symposium, Japanese, 2007年暗号と情報セキュリティシンポジウム(SCIS2007)概要集, 佐世保
Jan. 2007 - 低コストTCP/IPプロトコルスタックの設計実装と性能評価
塩津晃明; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告（情報ネットワーク研究会）,電子情報通信学会技術研究報告（情報ネットワーク研究会）
Nov. 2006 - 衝突確率の予測に基づく無線ネットワークの消費電力低減
林文梁; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会研究会報告（無線通信システム研究会）,電子情報通信学会研究会報告（無線通信システム研究会）
Sep. 2006 - 実行パスとローカル履歴を重み選択に利用したパーセプトロン分岐予測器
二ノ宮康之; 阿部公輝
Public symposium, Japanese, 並列／分散／協調処理に関する『高知』サマー・ワークショップ（SWoPP高知2006）, 並列／分散／協調処理に関する『高知』サマー・ワークショップ（SWoPP高知2006）
Aug. 2006 - VPNソフトウェアの性能評価
久保寺祐一; 阿部公輝
Public symposium, Japanese, 情報処理学会, マルチメディア、分散、協調とモバイルシンポジウム（DICOMO2006）, 琴平
Jul. 2006 - A Rate-based Congestion Control Scheme for Reliable Multicast Achieving TCP Fairness
L. T. N. Anh; K. Abe
Public symposium, English, Information Processing Society of Japan, マルチメディア、分散、協調とモバイルシンポジウム（DICOMO2006）, Kotohira
Jul. 2006 - 比較的大きなプログラミング課題のための自動採点システム
田上恒大; 阿部公輝
Oral presentation, Japanese, 情報処理学会研究会報告（コンピュータと教育）,情報処理学会研究会報告（コンピュータと教育）
Feb. 2006 - DESへの差分電力解析攻撃における参照位置とビット数について
角石洋輔; 佐々木明彦; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会研究会報告（情報セキュリティ研究会）,電子情報通信学会研究会報告（情報セキュリティ研究会）
Nov. 2005 - パーセプトロン分岐予測における冗長入力付加の効果
澁川誠; 二ノ宮康之; 阿部公輝; 小林聡
Oral presentation, Japanese, 情報処理学会研究会報告（計算機アーキテクチャ研究会）,情報処理学会研究会報告（計算機アーキテクチャ研究会）
Nov. 2005 - A Semi-Fragile Watermarking Scheme Using Weighted Vote with Sieve and Emphasis
N. Ishihara; K. Abe
Public symposium, English, コンピュータセキュリティシンポジウム2005(CSS2005), コンピュータセキュリティシンポジウム2005
Oct. 2005 - 2線式乗算器の構成と性能評価
田上恒大; 阿部公輝
Public symposium, Japanese, DA（設計自動化）シンポジウム, DA（設計自動化）シンポジウム2005
Aug. 2005 - JXTAを用いた情報家電ネットワークにおけるセキュアな動的グループの構成
林文梁; 阿部公輝
Oral presentation, 電子情報通信学会技術報告(情報ネットワーク研究会)
Jul. 2005 - 疑似乱数生成器 Mersenne Twister の VLSI 設計
渡部信吾; 阿部 公輝
Oral presentation, 情報処理学会研究会報告(コンピュータセキュリティ研究会)
May 2005 - 低消費電力束データ方式非同期回路のコスト評価
松本陽; 清水雅一; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会2005年総合大会講演論文集
Mar. 2005 - スケーラブルなマルチキャスト鍵配布方式の検討
宮田達成; 楯岡孝道; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会2005年総合大会講演論文集
Mar. 2005 - JXTAネットワークに対する動的ピアグループ操作の実装
林文梁; 楯岡孝道; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会2005年総合大会講演論文集
Mar. 2005 - 疑似乱数生成器Mersenne Twister のハードウェア化
渡部信吾; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会2005年総合大会講演論文集
Mar. 2005 - FFT多倍長乗算器のVLSI設計
矢崎俊志; 阿部公輝
Oral presentation, Japanese, 日本応用数理学会研究部会連合発表会
Mar. 2005 - 暗号回路の耐タンパー性評価手法の構築
佐々木明彦; 阿部公輝; 大田和夫
Public symposium, Japanese, 2005年暗号と情報セキュリティシンポジウム(SCIS2005)
Jan. 2005 - 高基数SRT除算に基づくスケーラブル剰余乗算回路
葛毅; ルォン・ディン・フォン; 阿部公輝; 坂井修一
Public symposium, Japanese, 2005年暗号と情報セキュリティシンポジウム(SCIS2005)
Jan. 2005 - 高信頼性 XCAST プロトコルへのキャッシュ導入の検討
松森純; 楯岡孝道; 阿部公輝
Public symposium, Japanese, 第6回インターネットテクノロジーワークショップ(WIT2004), 日本ソフトウェア科学会研究会資料, 第6回インターネットテクノロジーワークショップ(WIT2004), 日本ソフトウェア科学会研究会資料
Jan. 2005 - FFT乗算器の最適化実装
矢崎俊志; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術報告(VLSI設計技術研究会)
Dec. 2004 - 束データ方式非同期回路における低消費電力ハンドシェイクプロトコルの性能及びコスト評価
清水雅一; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術報告(VLSI設計技術研究会)
Dec. 2004 - 画像認証と改ざん検出可能なセミフラジャイル電子透かしの一手法
石原希実; 阿部公輝
Public symposium, Japanese, コンピュータセキュリティシンポジウム2004, コンピュータセキュリティシンポジウム2004
Oct. 2004 - 柔軟なプライバシ保護を考慮した分散型位置情報システムの提案
Nor Zehan Binti Ahmad; 楯岡孝道; 阿部公輝; 林信夫
Oral presentation, Japanese, 情報処理学会研究会報告（モバイルコンピューティングとユビキタス通信研究会）
Sep. 2004 - RSA暗号処理における高基数剰余乗算回路
葛毅; 櫻井隆雄; 阿部公輝; 坂井修一
Oral presentation, Japanese, 情報処理学会研究報告（コンピュータセキュリティ研究会）
Jul. 2004 - 機能と性能を取捨選択可能なIPsecハードウェア実装
山口和哲; 楯岡孝道; 阿部公輝
Oral presentation, Japanese, 情報処理学会研究報告(コンピュータセキュリティ研究会)
Mar. 2004 - シミュレーションによるDES実装のDPA耐性評価
佐々木明彦; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術報告(情報セキュリティ研究会)
Mar. 2004 - インターネットプロトコルスタックのハードウェア/ソフトウェア協調設計
佐藤伸広; ダハナヤカゲ・ディネーシュ; 清水雅一; 楯岡孝道; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会2004年総合大会講演論文集
Mar. 2004 - 分岐予測機構の予測精度と面積コスト
澁川誠; 安藤穣; 清水雅一; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会2004年総合大会講演論文集
Mar. 2004 - 教育用プロセッサMinIPSの設計誤り検出システム
吉田幸; 村井信彰; 佐藤伸広; 渋川誠; ダハナヤカゲ・ディネーシュ; 清水雅一; 楯岡孝道; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会2004年総合大会講演論文集
Mar. 2004 - 高速Fourier変換を用いた多倍長乗算器の設計と評価およびVLSIへの実装
矢崎俊志; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告
Nov. 2003 - 局所同期型非同期回路におけるローカルタイミング生成回路の低消費電力設計
清水雅一; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告
Nov. 2003 - 機能と性能を取捨選択可能なIPsecハードウェア実装の検討
山口和哲; 楯岡孝道; 阿部公輝
Oral presentation, Japanese, インターネットコンファレンス2003論文集
Oct. 2003 - ジッタ制御アルゴリズムの性能評価について
松森純; N. Z. B. Ahmad; 楯岡孝道; 阿部公輝
Public symposium, Japanese, マルチメディア，分散，協調とモバイルシンポジウム(DICOMO 2003)
Jun. 2003 - Hardware Implementation of IP-over-IEEE1394 and Its Evaluation
M. Y. Hassan; K. Abe
Oral presentation, English, Technical Report of IPSJ
Mar. 2003 - Speeding up the Tile Size Transformation of Wavelet Transform Coefficients in Image Data through Partial Retrieval of Intermediate Coefficients
S. M. Hanif; K. Abe
Oral presentation, English, Technical Report of IEICE
Mar. 2003 - FPGAにおける非同期式設計
佐々木明彦; 阿部公輝
Oral presentation, Japanese, 情報処理学会第65回全国大会講演予稿集
Mar. 2003 - 高速Fourier変換を用いた多倍長乗算器の構成法とハードウェア実装法の検討
矢崎俊志; 阿部公輝
Oral presentation, Japanese, 情報処理学会第65回全国大会講演予稿集
Mar. 2003 - TCP/IPv6プロトコルスタックのFPGA実装と評価
村田一宣; 楯岡孝道; 阿部公輝
Oral presentation, Japanese, 第10回FPGA/PLD Design Conference論文集
Jan. 2003 - 多線2相式データ表現を用いた非同期式乗算器
西野領; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告
Jan. 2003 - 暗号化アルゴリズムRijndaelのハードウェア実装と評価
下村高範; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告
Jan. 2003 - IPv6最小仕様案に関する提案およびFPGA実装と評価
森年源吾; 阿部公輝
Oral presentation, Japanese, 情報処理学会情報家電コンピューティンググループ第4回研究会 研究報告
Nov. 2002 - 教育用簡易UDP/IPスタックTinyIPの設計と実装
楯岡孝道; 阿部公輝
Oral presentation, Japanese, インターネットコンファレンス2002論文集
Oct. 2002 - チームワーク志向の学生実験について
鈴木貢; 南宣正; 前田洋一; 河野健二; 楯岡孝道; 阿部公輝; 渡邉坦
Public symposium, Japanese, 情報処理学会2002年度夏のプログラミングシンポジウム
Sep. 2002 - 計算機システム統合実験
鈴木 貢; 河野 健二; 楯岡 孝道; 前田 洋一; 阿部 公輝; 渡邊 坦
Public symposium, Japanese, 第4回組み込みシステム技術に関するサマーワークショップ(SWEST4)
Jul. 2002 - Mobile IP ネットワークにおける外部エージェント選択
栗田幸宏; 楯岡孝道; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会2002年総合大会講演論文集
Mar. 2002 - 遠隔操作用TinyTCP/IPv6プロトコルの策定とFPGA実装
出原裕子; 楯岡孝道; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会2002年総合大会講演論文集
Mar. 2002 - SOPCボードを使ったコンピュータシステムの設計実装およびネットワーク実験への応用
前田洋一; 楯岡孝道; 鈴木貢; 阿部公輝
Oral presentation, Japanese, 情報処理学会計算機アーキテクチャ研究会報告
Feb. 2002 - 高基数SRT除算の論理回路実現に基づく回路構成と評価
葛毅; 阿部公輝; 浜田穂積
Oral presentation, Japanese, 情報処理学会計算機アーキテクチャ研究会報告
Feb. 2002 - スーパースカラ・プロセッサの設計とカスタムLSIへの実装および評価
川口英一郎; 阿部公輝
Oral presentation, Japanese, 情報処理学会第62回全国大会講演予稿集
Mar. 2001 - 非同期式プロセッサの設計とカスタムLSIへの実装および評価
天笠裕也; 阿部公輝
Oral presentation, Japanese, 情報処理学会第62回全国大会講演予稿集
Mar. 2001 - 高基数SRT除算の算術モデルに基づく回路構成と評価
葛 毅; 阿部公輝
Oral presentation, Japanese, 情報処理学会第62回全国大会講演予稿集
Mar. 2001 - UDP/IPプロトコルのFPGAへの実装と性能評価
森田和夫; 阿部公輝
Oral presentation, Japanese, 情報処理学会第62回全国大会講演予稿集
Mar. 2001 - URRを用いた浮動小数点乗算回路のVLSIへの実装と評価
葛毅; 阿部公輝; 浜田穂積
Oral presentation, Japanese, 電子情報通信学会技術研究報告
Jan. 2000 - マイクロプロセッサ記述言語PDLに基づく設計支援システム
鶴田三敏; 阿部公輝
Oral presentation, Japanese, 情報処理学会設計自動化研究会報告
Dec. 1996 - 非同期式プロセッサにおけるパイプライン構成の一方法とそれを可能にするマスタースレーブ・レジスタ
上田典正; 阿部公輝
Oral presentation, Japanese, 電子情報通信学会技術研究報告
Dec. 1996 - 16ビットRISCプロセッサPecoの設計と評価
鶴田三敏; 阿部公輝
Oral presentation, Japanese, 第３回FPGA/PLD Design Conference and Exhibit
Jul. 1995
Industrial Property Rights
- 学習論的アプローチによるＴＣＰの輻輳制御
Patent right, 特願2007-186566, Date applied: 18 Jul. 2007, 特開2009-27303, Date announced: 05 Feb. 2009, 4942040, Date issued: 09 Mar. 2012 - 情報処理装置および情報処理方法, 並びにプログラム
Patent right, 石原希実, 阿部公輝, PCT/JP2006/320578, Date applied: 16 Oct. 2006, The University of Electro-Communications, WO2007/049479, 4834844, Date issued: 07 Oct. 2011 - キャッシュメモリおよびその制御法
Patent right, 岡部翔, 阿部公輝, PCT/JP2010/068298, Date applied: 19 Oct. 2010, The University of Electro-Communications, WO2011/049051, Date announced: 28 Apr. 2011 - 情報処理装置および方法、並びにプログラム
Patent right, 四本哲也, 阿部公輝, 特願2009-152743, Date applied: 26 Jun. 2009, The University of Electro-Communications, 2011-10121, Date announced: 13 Jan. 2011 - キャッシュメモリおよびその制御法
Patent right, 岡部翔, 阿部公輝, 特願2009-241446, Date applied: 20 Oct. 2009, 国立大学法人電気通信大学 - 情報処理装置および方法、並びにプログラム
Patent right, 2009-037305, Date applied: Jul. 2007 - 対数演算装置および対数演算方法
Patent right, 田上恒大, 阿部公輝, 2008-287645, Date applied: 21 May 2007, The University of Electro-Communications - 情報処理および方法、プログラム、並びに記録媒体
Patent right, 二ノ宮康之, 阿部公輝, WO2008/012957, Date applied: 06 Feb. 2007, The University of Electro-Communications - 乱数発生器及び乱数発生器の作成方法
Patent right, 渡部信吾, 阿部公輝, 2008-176698, Date applied: 22 Jan. 2007, The University of Electro-Communications - ウェーブレット変換装置
Patent right, 石原希実, 阿部公輝, 2008-079130, Date applied: 22 Sep. 2006, The University of Electro-Communications - 無線通信装置、無線通信方法、及び、無線通信プログラム
Patent right, 林文梁, 阿部公輝, 2008-061037, Date applied: 31 Aug. 2006, The University of Electro-Communications