Dr. Eng., Waseda University

博士（工学）, 早稲田大学

Logic Crcuit

Cryptographic Hardware

Information Security

論理回路

暗号回路

情報セキュリティ

VLSI

Manufacturing technology (mechanical, electrical/electronic, chemical engineering), Electronic devices and equipment

01 Apr. 2007 - 31 Mar. 2013
National Institute of Advanced Industrial Science and Technology, Sonior Researcher

01 Apr. 1989 - 31 Mar. 2007
IBM Japan, Ltd., Researcher

Nov. 2019
公益財団法人都市緑化機構
第18回 屋上・壁面緑化技術コンクール 日本経済新聞社賞
Publisher

Jul. 2018
情報処理学会
情報処理学会DICOMO2018 シニアリサーチャー賞
Japan society

Jul. 2018
情報処理学会
情報処理学会DICOMO2018 野口賞, 池田 宏道;佐藤
Japan society

Jun. 2017
情報処理学会
情報処理学会DICOMO2017 優秀プレゼンテーション賞
Japan society

Oct. 2012
IEEE
IEEE GCCE 2012 Excellent Paper Award

Jul. 2010
情報処理学会
情報処理学会DICOMO2010 優秀論文賞

Jul. 2006
情報処理学会
情報処理学会DICOMO2006 優秀論文賞

Jul. 2005
情報処理学会
情報処理学会DICOMO2005 最優秀プレゼンテーション賞, 優秀論文賞

Jul. 2003
情報処理学会
情報処理学会DICOMO2003 優秀プレゼンテーション

Sep. 2001
電子情報通信学会
2001年情報処理学会秋季全国大会奨励賞

Jul. 2001
情報処理学会
情報処理学会DICOMO2001 優秀プレゼンテーション賞

Jul. 1998
情報処理学会
情報処理学会DICOMO'98 ベストプレゼンテーション賞

Jul. 1997
情報処理学会
情報処理学会DICOMO'97 ベストプレゼンテーション賞

Reduction of ambient effects for non-contact power factor measurement with a single probe
吉竹隆也; 佐藤証; 水戸慎一郎
電気学会全国大会講演論文集(CD-ROM), 2023, 2023

Development of Compact Hydroponic Planter for Smart Agriculture in Urban Life
佐藤証
情報処理学会論文誌トランザクション コンシューマ・デバイス&システム(Web), 13, 2, 2023

Development of Smart Beekeeping System with Low-power Sensor Module
佐藤証
情報処理学会論文誌トランザクション コンシューマ・デバイス&システム(Web), 13, 2, 2023

Development of Compact Hydroponic Culture System for Smart Urban Agriculture
佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2022, 1, 2022

Development of Low-Power Sensor for Smart Urban Beekeeping
佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2022, 1, 2022

Development of Bread Fermentation Monitoring System
佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2022, 1, 2022

食品ロスを活用した昆虫生産システムの開発-IoTセンサーを活用したコオロギ生態データの収集-
秋山大知; 佐藤証; KAEWPLIK Thanakorn; 黒須毅; 出野翔; 西野智哉; 高橋大地; 佐々木豊
農業食料工学会年次大会講演要旨, 80th (CD-ROM), 2022

養蜂のための外敵検出カメラシステムの開発
寺田充樹; 寺田充樹; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2021, 1, 2021

スマート都市農業のための水耕栽培装置用センサモジュール
田中天翔; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2021, 1, 2021

小型・省電力センサによるスマート養蜂システム
吉竹隆也; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2021, 1, 2021

水耕栽培用液肥管理システムの開発
上原嘉織; 池田宏道; 池田宏道; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2019, 1, 2019

IoTデバイスを用いた水耕栽培管理システムの開発
池田宏道; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2018, 1, 2018

都市型農業のサービス産業化を実現する水耕栽培システム
佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2018, 1, 2018

植物監視カメラの低通信容量下における動的制御手法
寺田充樹; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2018, 1, 2018

モーションセンサを用いたボール投げ評価システム
木村直己; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2018, 1, 2018

偏りを有するデータセットを用いた暗号モジュールのサイドチャネル攻撃耐性評価
松林雅人; GUNTUR Hendra; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2017, 1, 2017

新たな都市型農業のサービス産業化
佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2017, 1, 2017

水耕栽培用センサの小型回路実装と性能評価
西村知紘; 奥山雄司; 松下綾香; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2017, 1, 2017

高精度で低コストな水耕栽培用センサモジュールの開発
西村知紘; 奥山雄司; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2016, 1, 2016

SAKURA FPGAボードによる電磁波解析実験
野亦優; 松林雅人; 澤田航平; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2016, 1, 2016

SAKURA-Gのクロックグリッチによるフォールト攻撃実験
松林雅人; 石井潤; 安田正弘; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2016, 1, 2016

認証付き暗号MinalpherのGPGPU実装
小杉真紀子; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2016, 1, 2016

マイコン制御を用いた水耕栽培システムの開発
西村知紘; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2015, 1, 2015

認証付き暗号MinalpherのFPGA実装評価
小杉真紀子; 安田正弘; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2015, 1, 2015

サイドチャネル攻撃評価ボードSAKURA-W
松林雅人; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2015, 1, 2015

Side-channel AttacK User Reference Architecture Board SAKURA-W for Security Evaluation of IC Card
Masato Matsubayashi; Akashi Satoh
2015 IEEE 4TH GLOBAL CONFERENCE ON CONSUMER ELECTRONICS (GCCE), 565-569, 2015, Peer-reviwed
International conference proceedings, English

Side-channel AttacK User Reference Architecture Board SAKURA-G
Hendra Guntur; Jun Ishii; Akashi Satoh
2014 IEEE 3RD GLOBAL CONFERENCE ON CONSUMER ELECTRONICS (GCCE), 271-274, 2014, Peer-reviwed
International conference proceedings, English

Evaluation of physical unclonable functions for 28-nm process field-programmable gate arrays
Yohei Hori; Hyunho Kang; Toshihiro Katashita; Akashi Satoh; Shinichi Kawamura; Kazukuni Kobara
Journal of Information Processing, Information Processing Society of Japan, 22, 2, 344-356, 2014, Peer-reviwed
Scientific journal, English

A Fast Power Current Simulation of Cryptographic VLSI Circuits for Side Channel Attack Evaluation
Daisuke Fujimoto; Toshihiro Katashita; Akihiko Sasaki; Yohei Hori; Akashi Satoh; Makoto Nagata
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E96A, 12, 2533-2541, Dec. 2013, Peer-reviwed
Scientific journal, English

Bitstream Protection in Dynamic Partial Reconfiguration Systems Using Authenticated Encryption
Yohei Hori; Toshihiro Katashita; Hirofumi Sakane; Kenji Toda; Akashi Satoh
IEICE TRANSACTIONS ON INFORMATION AND SYSTEMS, E96D, 11, 2333-2343, Nov. 2013, Peer-reviwed
Scientific journal, English

A first report on electromagnetic and power analysis attacks against a 28-nm FPGA device
Yohei Hori; Toshihiro Katashita; Akihiko Sasaki; Akashi Satoh
Information (Japan), International Information Institute Ltd., 16, 8 B, 5993-6005, 2013
Scientific journal, English

PUF evaluation with post-processing and modified modeling attack
Hyunho Kang; Yohei Hori; Toshihiro Katashita; Akashi Satoh; Keiichi Iwamura
International Journal of Security and its Applications, 7, 4, 231-242, 2013
Scientific journal, English

Laser Fault Injection Attack on Non-Decapped Contact Smart Card
大野仁; 土屋遊; 遠山毅; 岸川剛; 齋藤翔平; 佐々木明彦; 佐藤証; 松本勉
電子情報通信学会技術研究報告, 112, 460(IT2012 62-111), 2013

Electromacgnetic Side-channel Attack against 28-nm FPGA Device
Y. Hori; T. Katashita; A. Sasaki; A. Satoh
Proc. of WISA 2012, 16-18, Aug. 2012, Peer-reviwed
International conference proceedings, English

Evaluation of Information Leakage from Cryptographic Hardware via Common-Mode Current
Hayashi, Yu-ichi; Homma; Naofumi, Mizuki; Takaaki, Sugawara; Takeshi, Kayano; Yoshiki, Aoki; Takafumi, Minegishi; Shigeki, Satoh; Akashi, Sone; Hideaki; Inoue, Hiroshi
IEICE TRANSACTIONS ON ELECTRONICS, Institute of Electronics, Information and Communications Engineers (IEICE), E95C, 6, 1089-1097, Jun. 2012, Peer-reviwed
Scientific journal, English

Evaluation of Information Leakage from Cryptographic Hardware via Common-Mode Current
Yu-ichi Hayashi; Naofumi Homma; Takaaki Mizuki; Takeshi Sugawara; Yoshiki Kayano; Takafumi Aoki; Shigeki Minegishi; Akashi Satoh; Hideaki Sone; Hiroshi Inoue
IEICE TRANSACTIONS ON ELECTRONICS, E95C, 6, 1089-1097, Jun. 2012, Peer-reviwed
Scientific journal, English

Fair and Consistent Hardware Evaluation of Fourteen Round Two SHA-3 Candidates
Miroslav Knezevic; Kazuyuki Kobayashi; Jun Ikegami; Shin'ichiro Matsuo; Akashi Satoh; Uenal Kocabas; Junfeng Fan; Toshihiro Katashita; Takeshi Sugawara; Kazuo Sakiyama; Ingrid Verbauwhede; Kazuo Ohta; Naofumi Homma; Takafumi Aoki
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 20, 5, 827-840, May 2012, Peer-reviwed
Scientific journal, English

45nmプロセス:FPGA上のPhysical Unclonable Functionの特性評価
堀洋平; 片下敏宏; KANG Hyunho; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2012, 1, 2012

How to Extract AES Key from Smart Card by Fault Injection Attack Using Electromagnetic Irradiation
土屋遊; 岸川剛; 齋藤翔平; 遠山毅; 佐々木明彦; 佐藤証; 松本勉
電子情報通信学会技術研究報告, 112, 306(LOIS2012 32-46), 2012

Physical Attacks and Countermeasures on Cryptographic Devices
佐藤証
電子情報通信学会技術研究報告, 111, 454(IT2011 46-85), 2012

Performance of Physical Unclonable Functions with Shift-Register-Based Post-processing
Hyunho Kang; Yohei Hori; Toshihiro Katashita; Akashi Satoh
COMPUTER APPLICATIONS FOR SECURITY, CONTROL AND SYSTEM ENGINEERING, 339, 14-+, 2012, Peer-reviwed
International conference proceedings, English

A Configurable On-Chip Glitchy-Clock Generator for Fault Injection Experiments
Sho Endo; Takeshi Sugawara; Naofumi Homma; Takafumi Aoki; Akashi Satoh
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E95A, 1, 263-266, Jan. 2012, Peer-reviwed
Scientific journal, English

暗号ハードウェアの実装性能と物理的安全性評価
片下敏宏; 佐藤証
電子情報通信学会論文誌, The Institute of Electronics, Information and Communication Engineers, J95-A, 5, 392-406, May 2012, Peer-reviwed, 高性能な情報機器の普及とブロードバンドネットワークの拡大により,情報の秘匿や認証において大量の暗号処理が行われ,高速化・省電力化をもたらす暗号ハードウェアは欠かすことのできない基盤技術となっている.そのような背景から,暗号アルゴリズムの設計においては従来の論理的な安全性の評価に加えて,ハードウェア性能や物理的な攻撃に対する安全性評価が重要視されている.本論文では暗号ハードウェアの最新動向として,実装性能と実装安全性の評価について二つの事例を紹介する.まず,実装性能の評価ではハッシュ関数SHA-3の標準化を例示し,アルゴリズム設計に求められる要件を明らかにして評価基準における現状と課題を述べる.そして,実装安全性では物理的安全性評価の国際規格化が進められているサイドチャネル攻撃の事例を紹介し,攻撃手法の概要とオープンな評価プラットホームSASEBOの構築について解説する.
Scientific journal, Japanese

SASEBO-GIII: A hardware security evaluation board equipped with a 28-nm FPGA
Yohei Hori; Toshihiro Katashita; Akihiko Sasaki; Akashi Satoh
1st IEEE Global Conference on Consumer Electronics 2012, GCCE 2012, 657-660, 2012, Peer-reviwed
International conference proceedings, English

Performance evaluation of the first commercial PUF-embedded RFID
Hyunho Kang; Yohei Hori; Akashi Satoh
1st IEEE Global Conference on Consumer Electronics 2012, GCCE 2012, 5-8, 2012, Peer-reviwed
International conference proceedings, English

High-Performance Architecture for Concurrent Error Detection for AES Processors
Takeshi Sugawara; Naofumi Homma; Takafumi Aoki; Akashi Satoh
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E94A, 10, 1971-1980, Oct. 2011
Scientific journal, English

Side-Channel Attack Standard Evaluation Board SASEBO-W for Smartcard Testing
T. Katashita; Y. Hori; H. Sakane; A. Satoh
Proc.of NIAT 2011, 1, Sep. 2011, Peer-reviwed
International conference proceedings, English

Systematic Design of RSA Processors Based on High-Radix Montgomery Multipliers
Atsushi Miyamoto; Naofumi Homma; Takafumi Aoki; Akashi Satoh
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 19, 7, 1136-1146, Jul. 2011, Peer-reviwed
Scientific journal, English

An On-Chip Glitchy-Clock Generator and its Application to Safe-Error Attack
Sho Endo; Naofumi Homma; Takeshi Sugawara; Takafumi Aoki; Akashi Satoh
International Workshop on Constructive Side-Channel Analysis and Secure Design 2011, 175-182, Feb. 2011, Peer-reviwed
International conference proceedings, English

Hardware Implementations of Hash Function Luffa
片下敏宏; 佐藤証; 菅原健; 本間尚文; 青木孝文
情報処理学会論文誌ジャーナル(CD-ROM), 52, 12, 102-106, 2011, Peer-reviwed
International conference proceedings, English

A fast power current analysis methodology using capacitor charging model for side channel attack evaluation
Daisuke Fujimoto; Makoto Nagata; Toshihiro Katashita; Akihiko Sasaki; Yohei Hori; Akashi Satoh
2011 IEEE International Symposium on Hardware-Oriented Security and Trust, HOST 2011, 87-92, 2011, Peer-reviwed
International conference proceedings, English

Pseudo-LFSR PUF: A compact, efficient and reliable physical unclonable function
Yohei Hori; Hyunho Kang; Toshihiro Katashita; Akashi Satoh
Proceedings - 2011 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2011, 223-228, 2011, Peer-reviwed
International conference proceedings, English

An on-chip glitchy-clock generator for testing fault injection attacks
Sho Endo; Takeshi Sugawara; Naofumi Homma; Takafumi Aoki; Akashi Satoh
Journal of Cryptographic Engineering, 1, 4, 265-270, 2011, Peer-reviwed
Scientific journal, English

A Design Methodology for a DPA-Resistant Circuit with RSL Techniques
Daisuke Suzuki; Minoru Saeki; Koichi Shimizu; Akashi Satoh; Tsutomu Matsumoto
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E93A, 12, 2497-2508, Dec. 2010
Scientific journal, English

Profiling attack using multivariate regression analysis
Takeshi Sugawara; Naofumi Homma; Takafumi Aoki; Akashi Satoh
IEICE ELECTRONICS EXPRESS, 7, 15, 1139-1144, Aug. 2010
Scientific journal, English

How Can We Conduct Fair and Consistent Hardware Evaluation for SHA-3 Candidate?
S. Matsuo; M. Knezevic; P. Schaumont; I. Verbauwhede; A. Satoh; K. Sakiyama; K. Ota
Proc. of SHA-3, 1, Aug. 2010, Peer-reviwed
International conference proceedings, English

Secure Implementation of Cryptogpraphic Modules -Development of Standard Evaluation Environment for Side Channel Attacks-
A. Satoh; T. Katashita; H. Sakane
Synthesiology - English edition, National Institute of Advanced Industrial Science and Technology, 3, 1, 86-95, Jul. 2010, Peer-reviwed, The use of cryptographic modules is rapidly expanding throughout the world. Because of this, it is necessary to standardize a security evaluation scheme and to establish a public evaluation and validation program for these modules. Side channel attacks, which extract secret information from the cryptographic module by analyzing power consumption and electromagnetic radiation, are attracting a lot of attention. Research activity on such attacks has intensified recently. However, it is difficult to compare evaluation schemes proposed by different researchers because of differences in the experimental platform or environment. This makes it difficult for other researchers to repeat and verify the results. Therefore, we have developed cryptographic hardware boards and analysis software to serve as a common, uniform evaluation platform for side channel attacks. We have distributed this platform to government, industry, and academic research labs throughout the world in order to facilitate the development of an international standard.
Scientific journal, English

Comparative Power Analysis of Modular Exponentiation Algorithms
Naofumi Homma; Atsushi Miyamoto; Takafumi Aoki; Akashi Satoh; Adi Shamir
IEEE TRANSACTIONS ON COMPUTERS, 59, 6, 795-807, Jun. 2010
Scientific journal, English

暗号モジュールの安全な実装を目指して ― サイドチャネル攻撃の標準評価環境の構築 ―
佐藤証; 片下敏宏; 坂根広史
Synthesiology, National Institute of Advanced Industrial Science and Technology, 3, 1, 86-95, Mar. 2010, Peer-reviwed, The use of cryptographic modules is rapidly expanding throughout the world. Because of this, it is necessary to standardize a security evaluation scheme and to establish a public evaluation and validation program for these modules. Side channel attacks, which extract secret information from the cryptographic module by analyzing power consumption and electromagnetic radiation, are attracting a lot of attention. Research activity on such attacks has intensified recently. However, it is difficult to compare evaluation schemes proposed by different researchers because of differences in the experimental platform or environment. This makes it difficult for other researchers to repeat and verify the results. Therefore, we have developed cryptographic hardware boards and analysis software to serve as a common, uniform evaluation platform for side channel attacks. We have distributed this platform to government, industry, and academic research labs throughout the world in order to facilitate the development of an international standard.
Scientific journal, Japanese

Biasing power traces to improve correlation power analysis attacks
Y. Kim; T. Sugawara; N. Homma; T. Aoki; A. Satoh
Proc. of COSADE 2010, 77-80, Feb. 2010, Peer-reviwed
International conference proceedings, English

DPA Characteristic Evaluation of SASEBO for Board Level Simulations
T. Katashita; A. Satoh; K. Kikuchi; H. Nakagawa; M. Aoyagi
Proc. of COSADE 2010, 36-39, Feb. 2010, Peer-reviwed
International conference proceedings, English

楕円曲線暗号ハードウェアの電力解析による安全性評価
齋藤和也; 菅原健; 本間尚文; 青木孝文; 佐藤証
電気関係学会東北支部連合大会講演論文集, 2010, 2010

Quantitative Performance Evaluation of Arbiter PUFs on FPGAs
堀洋平; 吉田隆弘; 片下敏宏; 佐藤証
電子情報通信学会技術研究報告, 110, 204(RECONF2010 18-38), 2010

ハッシュ関数Luffaのハードウェア実装
佐藤証; 片下敏宏; 菅原健; 本間尚文; 青木孝文
情報処理学会シンポジウムシリーズ(CD-ROM), 2010, 1, 2010

ハッシュ関数LuffaのFPGA実装評価
片下敏宏; 佐藤証
情報処理学会シンポジウム論文集, 2010, 9, 2010

暗号モジュールの安全な実装を目指して-サイドチャネル攻撃の標準評価環境の構築-
佐藤証; 片下敏宏; 坂根広史
Synthesiology, 3, 1, 2010

シミュレーションによるサイドチャネル解析に向けた標準ボードの予備測定
片下敏宏; 佐藤証; 菊地克弥; 仲川博; 青柳昌宏
エレクトロニクス実装学会講演大会講演論文集, 24th, 2010

Magnetic Field Measurement for Side-channel Analysis Environment
片下敏宏; 堀洋平; 佐藤証
電子情報通信学会技術研究報告, 110, 319(RECONF2010 39-52), 2010

A Study on the success rate of MIA under various probability density function estimations
堀洋平; 吉田隆弘; 片下敏宏; 佐藤証
電子情報通信学会技術研究報告, 110, 319(RECONF2010 39-52), 2010

Development of an on-chip micro shielded-loop probe to evaluate performance of magnetic film to protect a cryptographic LSI from electromagnetic analysis
Masahiro Yamaguchi; Hideki Toriduka; Shoichi Kobayashi; Takeshi Sugawara; Naofumi Hommaa; Akashi Satoh; Takafumi Aoki
IEEE International Symposium on Electromagnetic Compatibility, 103-108, 2010, Peer-reviwed
International conference proceedings, English

Information leakage from cryptographic hardware via common-mode current
Yu Ichi Hayashi; Takeshi Sugawara; Yoshiki Kayano; Naofumi Homma; Takaaki Mizuki; Akashi Satoh; Takafumi Aoki; Shigeki Minegishi; Hideaki Sone; Hiroshi Inoue
IEEE International Symposium on Electromagnetic Compatibility, 109-114, 2010, Peer-reviwed
International conference proceedings

Quantitative and statistical performance evaluation of arbiter Physical Unclonable Functions on FPGAs
Yohei Hori; Takahiro Yoshida; Toshihiro Katashita; Akashi Satoh
Proceedings - 2010 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2010, 298-303, 2010, Peer-reviwed
International conference proceedings, English

暗号モジュールへのサイドチャネル攻撃とその安全性評価の動向
本間尚文; 青木孝文; 佐藤証
電子情報通信学会論文誌, The Institute of Electronics, Information and Communication Engineers, J93-A, 2, 42-51, Feb. 2010, Peer-reviwed, 暗号は安全なユビキタス情報社会を構築する上で欠かすことのできない基盤技術である.近年,民生品への利用が進むにつれて,研究の中心はアルゴリズムからLSIモジュールの設計や評価といった実装に関するものへと移行してきている.その中でも,LSI動作時の消費電力や放射電磁波といった副次的な漏えい情報(サイドチャネル情報)を観察することで秘密情報を盗むサイドチャネル攻撃が注目を集めている.その攻撃能力の高さに加え,オシロスコープやパソコンといった比較的安価な設備で行え,攻撃の痕跡を残さないことから,ICカードをはじめとするセキュリティ機器への大きな脅威となりつつある.本論文では,代表的なサイドチャネル攻撃である単純電力解析(SPA)と差分電力解析(DPA)を取り上げ,国際標準暗号アルゴリズムのRSAとAESに対する攻撃とその対策について概説する.また,そのようなサイドチャネル攻撃の危険性や対策の有効性を評価するための取組みを紹介する.
Scientific journal, Japanese

Prototyping platform for performance evaluation of SHA-3 candidates
Kazuyuki Kobayashi; Jun Ikegami; Miroslav Kneževíc; Eric Xu Guo; Shin'ichiro Matsuo; Sinan Huang; Leyla Nazhandali; Ünal Kocabaş; Junfeng Fan; Akashi Satoh; Ingrid Verbauwhede; Kazuo Sakiyama; Kazuo Ohta
Proceedings of the 2010 IEEE International Symposium on Hardware-Oriented Security and Trust, HOST 2010, 60-63, 2010, Peer-reviwed
International conference proceedings, English

Information Leakage from Cryptographic Hardware via Common-Mode Current
Yu-ichi Hayashi; Takeshi Sugawara; Yoshiki Kayano; Naofumi Homma; Takaaki Mizuki; Akashi Satoh; Takafumi Aoki; Shigeki Minegishi; Hideaki Sone; Hiroshi Inoue
2010 IEEE INTERNATIONAL SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY (EMC 2010), 109-114, 2010, Peer-reviwed
International conference proceedings, English

Development of an on-chip micro shielded-loop probe to evaluate performance of magnetic film to protect a cryptographic LSI from electromagnetic analysis
Masahiro Yamaguchi; Hideki Toriduka; Shoichi Kobayashi; Takeshi Sugawara; Naofumi Hommaa; Akashi Satoh; Takafumi Aoki
2010 IEEE INTERNATIONAL SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY (EMC 2010), 103-108, 2010, Peer-reviwed
International conference proceedings, English

Electromagnetic Information Leakage for Side-Channel Analysis of Cryptographic Modules
Naofumi Homma; Takafumi Aoki; Akashi Satoh
2010 IEEE INTERNATIONAL SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY (EMC 2010), 97-102, 2010, Peer-reviwed
International conference proceedings, English

Design and Evaluation of RSA Processor Generation System
馬場祐一; 宮本篤志; 本間尚文; 青木孝文; 佐藤証
情報処理学会論文誌ジャーナル(CD-ROM), 情報処理学会, 51, 9, 1847-1858, Sep. 2010, Peer-reviwed
Scientific journal, Japanese

Side Channel Attack to Magnetic Near Field of Cryptographic LSI and Its Protection by Magnetic Thin Film
Masahiro Yamaguchi; Hideki, Toriduka; Shoichi Kobayashi; Takeshi Sugawara; Naofumi Homma; Akashi Satoh; Takafumi Aoki
Soft Magnetic Materials, 19, A3-11, Sep. 2009, Peer-reviwed
International conference proceedings, English

Side Channel Attack to Magnetic Near Field of Cryptographic LSI and its Countermeasure by means of Magnetic Thin Film
M. Yamaguchi; H. Toriduka; S. Kobayashi; T. Sugawara; N. Homma; A. Satoh; T. Aoki
Proc. of SMM19, A3-11, Sep. 2009, Peer-reviwed
International conference proceedings, English

High-Performance Hardware Architectures for Galois Counter Mode
Akashi Satoh; Takeshi Sugawara; Takafumi Aoki
IEEE TRANSACTIONS ON COMPUTERS, 58, 7, 917-930, Jul. 2009, Peer-reviwed
Scientific journal, English

An Analysis of Information Leakage from a Cryptographic Hardware via Common-Mode Current
Y. Hayashi; T. Sugawara; Y. Kayano; N. Homma; T. Mizuki; A. Satoh; T. Aoki; S. Minegish; H. Sone; T. Inoue
Proc. of EMC '09, 17-20, Jul. 2009, Peer-reviwed
International conference proceedings, English

Spectrum Analysis on Cryptographic Modules to Counteract Side-Channel Attacks
T. Sugawara; Y. Hayashi; N. Homma; T. Aoki; T. Mizuki; H. Sone; A. Satoh
Proc. of EMC '09, 21-24, Jul. 2009, Peer-reviwed
International conference proceedings, English

An Experimental Comparison of Power Analysis Attacks against RSA Processors on ASIC and FPGA
A. Miyamoto; N. Homma; T. Aoki; A. Satoh
Proc. of SASIMI 2009, 58-63, Mar. 2009, Peer-reviwed
International conference proceedings, English

RFマイクロ磁界プローブによる暗号LSIへの差分電磁波解析とその抑制法
鳥塚英樹; DHUNGANA S.; 山口正洋; 菅原健; 本間尚文; 青木孝文; 佐藤証
日本磁気学会学術講演概要集, 33rd, 2009

RSA暗号プロセッサジェネレータの設計と評価
馬場祐一; 宮本篤志; 本間尚文; 青木孝文; 佐藤証
情報科学技術フォーラム講演論文集, 8th, 2009

周波数領域での暗号モジュールの電力解析
菅原健; 本間尚文; 林優一; 水木敬明; 青木孝文; 曽根秀昭; 佐藤証
情報科学技術フォーラム講演論文集, 8th, 2009

A Countermeasure of Side Channel Attack on a Cryptographic LSI by Means of Magnetic Thin Film and Its Experimental Verification
鳥塚英樹; SANDEEP Dhungana; 山口正洋; 菅原健; 本間尚文; 青木孝文; 佐藤証
電気学会マグネティックス研究会資料, MAG-09, 76-85, 2009

AESのハードウェア実装に対するテンプレート攻撃
KIM Yongdae; 菅原健; 本間尚文; 青木孝文; 佐藤証
情報科学技術フォーラム講演論文集, 8th, 2009

Development of Standard Evaluation Environment for Side-channel Attacks and Countermeasures
片下敏宏; 堀洋平; 佐藤証
電子情報通信学会技術研究報告, 109, 320(RECONF2009 41-53), 2009

An Analysis of Electromagnetic Information Leakage of Cryptographic Modules
林優一; 菅原健; 本間尚文; 水木敬明; 青木孝文; 曽根秀昭; 佐藤証
電気学会電磁環境研究会資料, EMC-09, 16-25, 97-102, 2009, Peer-reviwed
International conference proceedings, English

Compact ASIC Architectures for the 512-Bit Hash Function Whirlpool
Takeshi Sugawara; Naofumi Homma; Takafumi Aoki; Akashi Satoh
INFORMATION SECURITY APPLICATIONS, 5379, 28-+, 2009, Peer-reviwed
International conference proceedings, English

Compact and High-Speed Hardware Architectures for Hash Function Tiger
Akashi Satoh; Nicolas Sklavos
ISCAS: 2009 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-5, 1401-+, 2009, Peer-reviwed
International conference proceedings, English

Evaluation of Simple/Comparative Power Analysis against an RSA ASIC Implementation
Atsushi Miyamoto; Naofumi Homma; Takafumi Aoki; Akashi Satoh
ISCAS: 2009 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-5, 2918-+, 2009, Peer-reviwed
International conference proceedings, English

Differential Power Analysis of AES ASIC Implementations with Various S-box Circuits
Takeshi Sugawara; Naofumi Homma; Takafumi Aoki; Akashi Satoh
2009 EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN, VOLS 1 AND 2, 395-+, 2009, Peer-reviwed
International conference proceedings, English

Development of Side-Channel Attack Standard Evaluation Environment
Toshihiro Katashita; Akashi Satoh; Takeshi Sugawara; Naofumi Homma; Takafumi Aoki
2009 EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN, VOLS 1 AND 2, 403-+, 2009, Peer-reviwed
International conference proceedings, English

Mechanism behind Information Leakage in Electromagnetic Analysis of Cryptographic Modules
Takeshi Sugawara; Yu-ichi Hayashi; Naofumi Homma; Takaaki Mizuki; Takafumi Aoki; Hideaki Sone; Akashi Satoh
INFORMATION SECURITY APPLICATIONS, 5932, 66-+, 2009, Peer-reviwed
International conference proceedings, English

A Design Methodology for a DPA-Resistant Cryptographic LSI with RSL Techniques
Minoru Saeki; Daisuke Suzuki; Koichi Shimizu; Akashi Satoh
CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS - CHES 2009, PROCEEDINGS, 5747, 189-+, 2009, Peer-reviwed
International conference proceedings, English

IS THE DIFFERENTIAL FREQUENCY-BASED ATTACK EFFECTIVE AGAINST RANDOM DELAY INSERTION?
Y. Lu; K. H. Boey; M. O'Neill; J. V. McCanny; A. Satoh
SIPS: 2009 IEEE WORKSHOP ON SIGNAL PROCESSING SYSTEMS, 51-+, 2009, Peer-reviwed
International conference proceedings, English

High Scalable Circuit Architectures of the Hash Function Whirlpool
菅原健; 本間尚文; 青木孝文; 佐藤証
情報処理学会論文誌ジャーナル(CD-ROM), 情報処理学会, 50, 11, 2618-2632, Nov. 2009, Peer-reviwed
Scientific journal, Japanese

RSA暗号プロセッサのFPGA実装に対する平文選択型SPAの評価
宮本篤志; 本間尚文; 青木孝文; 佐藤証
電子情報通信学会論文誌, The Institute of Electronics, Information and Communication Engineers, J92-D, 12, 2168-2180, Dec. 2009, Peer-reviwed, 本論文では,FPGA上に実装されたRSA暗号プロセッサに対する単純電力解析(SPA:Simple Power Analysis)の実験評価について述べる.SPAは,暗号モジュールから得られた消費電力波形を解析し,秘密情報を推定する攻撃法である.これまでに,様々な特定入力を利用した平文選択型SPAが提案されており,その脅威が指摘されている.しかしながら,それら攻撃アルゴリズムは理論的な考察にとどまっており,実波形に基づく実験的な議論はほとんどなされていない.消費電力波形は回路アーキテクチャやデバイスに大きく依存するため,想定される実装に応じた検証が不可欠である.本論文では,以上の観点から,FPGA上に演算アルゴリズムや回路構造の異なる4種類のRSA暗号プロセッサを実装し,平文選択型SPAの有効性を評価した.また,同等のプロセスで実装されたASICへの攻撃も併せて実施した.これらの評価実験を通して,アルゴリズム,アーキテクチャ,デバイスの違いによる平文選択型SPAの可否を考察する.
Scientific journal, Japanese

Power analysis of RSA processors with high-radix Montgomery multipliers
Naofumi Homma; Atsushi Miyamoto; Takafumi Aoki; Akashi Satoh
Proceedings of 17th International Workshop on Post-Binary ULSI Systems, 21-24, 21 May 2008, Peer-reviwed
International conference proceedings, English

高基数モンゴメリ乗算に基づくRSA暗号の高性能ハードウェア実装
馬場祐一; 宮本篤志; 本間尚文; 青木孝文; 佐藤証
電気関係学会東北支部連合大会講演論文集, 2008, 2008

High-performance Error Detection Hardware Architecture for Block Cipher AES
佐藤証; 菅原健; 本間尚文; 青木孝文
情報処理学会シンポジウムシリーズ(CD-ROM), 2008, 1, 2008

High-performance Hardware Architectures for the Hash Function Whirlpool Based on Shift-register Architecture
菅原健; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2008, 1, 2008

Differential Power Analysis Experiments using an ASIC on a Standard Evaluation Board
菅原健; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウム論文集, 2008, 8, 2008

Enhanced CPA using Key Screening Techniques
片下敏宏; 佐藤証; 菅原健; 本間尚文; 青木孝文
情報処理学会シンポジウム論文集, 2008, 8, 2008

Development of Side-channel Attack Standard Evaluation BOard and Tool
堀洋平; 片下敏宏; 坂根広史; 佐藤証; 戸田賢二; 今井秀樹; 今井秀樹
電子情報通信学会技術研究報告, 108, 300(RECONF2008 38-54), 2008

Side-channel Attack by Using Leakage Information on Power Cables
林優一; 菅原健; 本間尚文; 水木敬明; 青木孝文; 曽根秀昭; 佐藤証
情報処理学会シンポジウム論文集, 2008, 8, 2008

Experimental evaluation of chosen-message power analysis attacks against RSA implementations
宮本篤志; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2008, 1, 2008

Enhanced power analysis attack using chosen message against RSA hardware implementations
Atsushi Miyamoto; Naofumi Homma; Takafumi Aoki; Akashi Satoh
Proceedings - IEEE International Symposium on Circuits and Systems, 3282-3285, 2008, Peer-reviwed
International conference proceedings, English

High-performance ASIC implementations of the 128-bit block cipher CLEFIA
Takeshi Sugawara; Naofumi Homma; Takafumi Aoki; Akashi Satoh
Proceedings - IEEE International Symposium on Circuits and Systems, 2925-2928, 2008, Peer-reviwed
International conference proceedings, English

A high-resolution phase-based waveform matching and its application to side-channel attacks
Naofumi Homma; Sei Nagashima; Takeshi Sugawara; Takafumi Aoki; Akashi Satoh
IEICE TRANSACTIONS ON FUNDAMENTALS OF ELECTRONICS COMMUNICATIONS AND COMPUTER SCIENCES, E91A, 1, 193-202, Jan. 2008, Peer-reviwed
Scientific journal, English

Enhanced power analysis attack using chosen message against RSA hardware implementations
Atsushi Miyamoto; Naofumi Homma; Takafumi Aoki; Akashi Satoh
PROCEEDINGS OF 2008 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-10, 3282-+, 2008, Peer-reviwed
International conference proceedings, English

ASIC hardware implementations for 512-bit hash function Whirlpool
Akashi Satoh
PROCEEDINGS OF 2008 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-10, 2917-2920, 2008, Peer-reviwed
International conference proceedings, English

High-performance ASIC implementations of the 128-bit block cipher CLEFIA
Takeshi Sugawara; Naofumi Homma; Takafumi Aoki; Akashi Satoh
PROCEEDINGS OF 2008 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-10, 2925-+, 2008, Peer-reviwed
International conference proceedings, English

Collision-based power analysis of modular exponentiation using chosen-message Pairs
Naofumi Homma; Atsushi Miyamoto; Takafumi Aoki; Akashi Satoh; Adi Shamir
CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS - CHES 2008, PROCEEDINGS, 5154, 15-+, 2008, Peer-reviwed
International conference proceedings, English

High-performance concurrent error detection scheme for AES hardware
Akashi Satoh; Takeshi Sugawara; Naofumi Homma; Takafumi Aoki
CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS - CHES 2008, PROCEEDINGS, 5154, 100-+, 2008, Peer-reviwed
International conference proceedings, English

Bitstream encryption and authentication with AES-GCM in dynamically reconfigurable systems
堀洋平; 佐藤証; 坂根広史; 戸田賢二
電子情報通信学会技術研究報告, 108, 48(RECONF2008 1-22), 23-28, 2008, Peer-reviwed
International conference proceedings, English

CHOSEN-MESSAGE SPA ATTACKS AGAINST FPGA-BASED RSA HARDWARE IMPLEMENTATIONS
Atsushi Miyamoto; Naofumi Homma; Takafumi Aoki; Akashi Satoh
2008 INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE AND LOGIC APPLICATIONS, VOLS 1 AND 2, 35-+, 2008, Peer-reviwed
International conference proceedings, English

Systematic design of high-radix Montgomery multipliers for RSA processors
Atsushi Miyamoto; Naofumi Homma; Takafumi Aoki; Akashi Satoh
2008 IEEE INTERNATIONAL CONFERENCE ON COMPUTER DESIGN, 416-+, 2008, Peer-reviwed
International conference proceedings, English

Enhanced Correlation Power Analysis using key screening technique
Toshihiro Katashita; Akashi Satoh; Takeshi Sugawara; Naofumi Homma; Takafumi Aoki
Proceedings - 2008 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2008, 403-408, 2008, Peer-reviwed
International conference proceedings, English

Bitstream Encryption and Authentication Using AES-GCM in Dynamically Reconfigurable Systems
Yohei Hori; Akashi Satoh; Hirofumi Sakane; Kenji Toda
ADVANCES IN INFORMATION AND COMPUTER SECURITY, PROCEEDINGS, 5312, 261-278, 2008, Peer-reviwed
International conference proceedings, English

ASIC performance comparison for the ISO standard block ciphers
T. Sugawara; N. Homma; T. Aoki; A. Satoh
Proc.of JWIS 2007, 1, Aug. 2007, Peer-reviwed
International conference proceedings, English

SPA against an FPGA-based RSA implementation with a high-radix Montgomery multiplier
Atsushi Miyamoto; Naofumi Homma; Takafumi Aoki; Akashi Satoh
Proceedings of the 2007 IEEE International Symposium on Circuits and Systems, 1847-1850, May 2007, Peer-reviwed
International conference proceedings, English

SPA against RSA Processor with High-Radix Montgomery Multiplier on an FPGA
A. Miyamoto; N. Homma; T. Aoki; A. Satoh
Proc. of ISCAS 2007, 1847-1850, May 2007, Peer-reviwed
International conference proceedings, English

DPA using phase-based waveform matching against random-delay countermeasure
Sei Nagashima; Naofumi Homma; Yuichi Imai; Takafumi Aoki; Akashi Satoh
Proceedings - IEEE International Symposium on Circuits and Systems, Institute of Electrical and Electronics Engineers Inc., 1807-1810, 2007
International conference proceedings, English

ASIC Implementations of the 128-bit Block Cipher CLEFIA
菅原健; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウム論文集, 2007, 10, 2007

High-speed Parallelized Hardware Implementation of GCM
佐藤証
情報処理学会論文誌, 48, 7, 2007

ASIC Hardware Implementations of the Hash Function Wirlpool
佐藤証
情報処理学会シンポジウム論文集, 2007, 10, 2007

Simple Power Analysis Using Steady Value Inputs against RSA Hardware Implementation
宮本篤志; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2007, 1, 2007

Enhanced Power Analysis on Cryptographic Modules Using Waveform Filtering
長嶋聖; 本間尚文; 菅原健; 青木孝文; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2007, 1, 2007

Experimental evaluation of chosen-message SPA attacks against RSA implementations
宮本篤志; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウム論文集, 2007, 10, 2007

Power analysis experiments against cryptographic hardware on a side-channel attack standard evaluation FPGA board
菅原健; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウムシリーズ(CD-ROM), 2007, 1, 2007

ASIC-hardware-focused comparison for hash functions MD5, RIPEMD-160, and SHS
Akashi Satoh; Tadanobu Inoue
INTEGRATION-THE VLSI JOURNAL, 40, 1, 3-10, Jan. 2007, Peer-reviwed
Scientific journal, English

Unified Hardware Architecture for the Secure Hash Standard
A. Satoh
Embedded Cryptographic Hardware: Methodologies & Architectures, NOVA Science, 1-16, Jan. 2007, Peer-reviwed
Research society, English

High-speed parallel hardware architecture for Galois counter mode
Akashi Satoh
2007 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-11, 1863-1866, 2007, Peer-reviwed
International conference proceedings, English

A high-performance ASIC implementation of the 64-bit block cipher CAST-128
Takeshi Sugawara; Naoftuni Homma; Takafumi Aoki; Akashi Satoh
2007 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-11, 1859-+, 2007, Peer-reviwed
International conference proceedings, English

DPA using phase-based waveform matching against random-delay countermeasure
Sei Nagashima; Naofumi Homma; Yuichi Imai; Takafumi Aoki; Akashi Satcht
2007 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-11, 1807-+, 2007, Peer-reviwed
International conference proceedings, English

High-speed pipelined hardware architecture for Galois Counter Mode
Akashi Satoh; Takeshi Sugawara; Takafumi Aoki
INFORMATION SECURITY, PROCEEDINGS, 4779, 118-+, 2007, Peer-reviwed
International conference proceedings, English

High-Resolution Differential Power Analysis Using Waveform Matching Based on Phase-Only Correlation
今井裕一; 本間尚文; 長嶋聖; 青木孝文; 佐藤証
情報処理学会シンポジウム論文集, 2006, 11, 2006

A Compact ASIC Implementation of the 64-bit Block Cipher CAST-128
菅原健; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウム論文集, 2006, 11, 2006

Experimental Evaluation of RSA Circuit against SPA on an FPGA Platform
宮本篤志; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウム論文集, 2006, 11, 2006

High-Resolution Differential Power Analysis Using Waveform Matching Based on Phase-Only Correlation
今井裕一; 本間尚文; 長嶋聖; 青木孝文; 佐藤証
情報処理学会シンポジウム論文集, 2006

A Compact ASIC Implementation of the 64-bit Block Cipher CAST-128
菅原健; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウム論文集, 2006

漏洩電磁波による共通鍵暗号処理ハードウェアの動作解析
菅原健; 本間尚文; 青木孝文; 佐藤証
電気関係学会東北支部連合大会講演論文集, 2006, 2006

GCMモードの並列高速ハードウェア実装
佐藤証
情報処理学会シンポジウム論文集, 2006, 6-1, 2006

Experimental Evaluation of RSA Circuit against SPA on an FPGA Platform
宮本篤志; 本間尚文; 青木孝文; 佐藤証
情報処理学会シンポジウム論文集, 2006

Bit-Transition Differential Power Analysis on FPGA Implementation of Block Cipher with Masking Countermeasure
高橋芳夫; 高橋芳夫; 松本勉; 佐藤証
電子情報通信学会技術研究報告, 106, 51(ISEC2006 1-8), 2006

A High-Resolution Waveform Analysis Based on Phase-Only Correlation and Its Application to Side-Channel Attacks
今井裕一; 本間尚文; 長嶋聖; 青木孝文; 佐藤証
電子情報通信学会技術研究報告, 105, 661(IT2005 64-94), 2006

High-speed hardware architectures for authenticated encryption mode GCM
Akashi Satoh
2006 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, VOLS 1-11, PROCEEDINGS, 4831-4834, 2006, Peer-reviwed
International conference proceedings, English

Study on Architecture and Cost Estimates for SHA-1 Attacking Hardware
佐藤証
情報処理学会論文誌, 47, 7, 2182-2193, Jul. 2006, Peer-reviwed
Scientific journal, Japanese

High-resolution side-channel attack using phase-based waveform matching
Naofumi Homma; Sei Nagashima; Yuichi Imai; Takafumi Aoki; Akashi Satoh
CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS - CHES 2006, PROCEEDINGS, 4249, 187-200, 2006, Peer-reviwed
Scientific journal, English

On-demand design service innovations
S. Shimizu; H. Ishikawa; A. Satoh; T. Aihara
IBM J. R&D, 48, 5/6, 751-766, Mar. 2005, Peer-reviwed
Scientific journal, English

SHA-1の攻撃専用ハードウェアのアーキテクチャとコストに関する考察
佐藤証
情報処理学会シンポジウム論文集, 2005, 6, 2005

High-Speed Hardware Implementation of Authenticate Encryption Mode GCM
佐藤証
情報処理学会シンポジウム論文集, 2005, 13,Vol.2, 2005

Side channel attacks against block cipher implementation on FPGA
高橋芳夫; 佐藤証; 梅田伸明
電子情報通信学会技術研究報告, 105, 484(ISEC2005 110-120), 2005

ASIC-hardware-focused comparison for hash functions MD5, RIPEMD-160, and SHS
A Satoh; T Inoue
ITCC 2005: International Conference on Information Technology: Coding and Computing, Vol 1, 1, 532-537, 2005, Peer-reviwed
International conference proceedings, English

Hardware architecture and cost estimates for breaking SHA-1
A Satoh
INFORMATION SECURITY, PROCEEDINGS, 3650, 259-273, 2005, Peer-reviwed
Scientific journal, English

A 10-Gbps full-AES crypto design with a twisted BDD S-box architecture
S Morioka; A Satoh
IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, 12, 7, 686-691, Jul. 2004, Peer-reviwed
Scientific journal, English

再生ログを用いた不正メディア検出方式
佐藤証; 上条浩一
情報処理学会シンポジウム論文集, 2004, 7, 2004

High-Speed Triple-DES Hardware Implementation on ASIC
佐藤証; ZHANG Gang
情報処理学会シンポジウム論文集, 2004, 11(CD-ROM), 2004

Hardware Performance Comparison for Hash Functions
佐藤証; 井上忠宣
情報処理学会シンポジウム論文集, 2004, 11(CD-ROM), 2004

Transistor-Level Hardware Optimization for the SubBytes Function
佐藤証
情報処理学会シンポジウム論文集, 2004, 11(CD-ROM), 2004

共通鍵暗号AESの低消費電力論理回路構成法
森岡澄夫; 佐藤証
情報処理学会論文誌, Information Processing Society of Japan (IPSJ), 44, 5, 1321-1328, May 2003, Peer-reviwed, Reducing the power consumption of AES circuits is a critical problem when the circuits are used in low power embedded systems. We found the S-Boxes consume much of the total AES circuit power and the power for an S-Box is mostly determined by the number of dynamic hazards. In this paper, we propose a law-power S-Box circuit architecture: a multi-stage PPRM architecture. In this S-Box, (i) arithmetic operations are peformed over a composite field in order to reduce the total circuit size, and (ii) each arithmetic operation over sub-fields of the composite field is implemented as PPRM logic (AND-XOR logic) in order to reduce the generation and propagation of dynamic hazards. Low power consumptions of 29μW at 10MHz using 0.13μm 1.5V CMOS technology were achieved, while the consumptions of the conventional S-Boxes are two or more times larger. The proposed method is effective in the other common-key ciphers whose S-Boxes use Galois field inversion.
Scientific journal, English

ソフトvs.ハード? ソフトwithハード?~ディジタル信号処理のシステム分割と性能評価~ 第1章 暗号処理のソフトvs.ハード-組み込み用途であれば専用ASICが性能,コストともに優位
佐藤証; 森岡澄夫
Design Wave Magazine, 8, 9, 2003

ハッシュ関数SHA-256/384/512のASIC回路実装
佐藤証
情報処理学会シンポジウム論文集, 2003, 9, 2003

A Logic Design Methodology of Low-power AES Cryptographic Circuits
森岡澄夫; 佐藤証
情報処理学会論文誌, 44, 5, 2003

A Scalable Dual-Field Elliptic Curve Cryptographic Processor
A. Satoh; K. Takano
IEEE Trans. Comp., 52, 1, 449-460, Jan. 2003, Peer-reviwed
Scientific journal, English

Hardware-focused performance comparison for the standard block ciphers AES, Camellia, and triple-DES
A Satoh; S Morioka
INFORMATION SECURITY, PROCEEDINGS, 2851, 252-266, 2003, Peer-reviwed
Scientific journal, English

Unified hardware architecture for 128-bit block ciphers AES and Camellia
A Satoh; S Morioka
CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS CHES 2003, PROCEEDINGS, 2779, 304-318, 2003, Peer-reviwed
Scientific journal, English

Compact Hardware Architecture for 128-bit Block Cipher Camellia
A. Satoh; S. Morioka
Proc. of Third NESSIE Workshop, 1, Nov. 2002, Peer-reviwed
International conference proceedings, English

共通鍵暗号回路の低消費電力化の検討
森岡澄夫; 佐藤証
情報処理学会シンポジウム論文集, 2002, 9, 2002

W-CDMA標準暗号KASUMIの小型回路実装
佐藤証; 森岡澄夫
情報処理学会シンポジウム論文集, 2002, 9, 2002

Report on CHES 2002.
遠藤隆; 伊藤孝一; 野崎華恵; 桶屋勝幸; 佐藤証; 鈴木大輔; 武田仁己; 田中秀磨
電子情報通信学会技術研究報告, 102, 439(OIS2002 48-60), 2002

An optimized S-Box circuit architecture for low power AES design
S Morioka; A Satoh
CRYPTOGRAPHIC HARDWARE AND EMBEDDED SYSTEMS - CHES 2002, 2523, 172-186, 2002, Peer-reviwed
Scientific journal, English

A 10 gbps Full-AES crypto design with a Twisted-BDD S-Box architecture
S Morioka; A Satoh
ICCD'2002: IEEE INTERNATIONAL CONFERENCE ON COMPUTER DESIGN: VLSI IN COMPUTERS AND PROCESSORS, PROCEEDINGS, 98-103, 2002, Peer-reviwed
International conference proceedings, English

Small and high-speed hardware architectures for the 3GPP standard cipher KASUMI
A Satoh; S Morioka
INFORMATION SECURITY, PROCEEDINGS, 2433, 48-62, 2002, Peer-reviwed
Scientific journal, English

A Scalable Hardware Architecture for Elliptic Curve Cryptography on GF(p).
佐藤証; 高野光司; 大庭信之
電子情報通信学会論文誌 A, The Institute of Electronics, Information and Communication Engineers, J85-A, 11, 1264-1272, Nov. 2002, Peer-reviwed, 公開鍵暗号の次世代標準として有望視されている楕円曲線暗号に対し,小型組込みから高速なサーバ用途まで柔軟に対応できる回路アーキテクチャの提案と実装評価を行った.有限体GF(p)上の楕円曲線演算にモンゴメリ乗算を用い,メモリ割当ての最適化とOn-the-fly冗長2進数変換により処理の効率化を図っている.また楕円演算以外にも剰余演算系の様々なコマンドをサポートしながら,処理の複雑さに応じてコマンドレベルを階層化することで,見通しが良く機能変更も容易な設計を行った.0.13μmCMOSスタンダードセルライブラリによる性能評価では,160ビットの楕円スカラ倍算に対し,8ビット乗算器による小型実装では23.2Kgateで7.31ms,64ビット乗算器による高速実装では117.5Kgateで1.03msという高い性能が実現された.
Scientific journal, Japanese

A Compact Rijndael Hardware with S-Box optimization
A. Satoh; S. Morioka; K. Takano; S. Munetoh
Proc. of ASIACRYPT 2001, LNCS 2248, 3, 239-254, Dec. 2001, Peer-reviwed
International conference proceedings, English

Small Hardware Implementation of Rijndael.
佐藤証; 森岡澄夫; 宗藤誠治
情報処理学会シンポジウム論文集, 2001, 7, 2001

次世代共通鍵暗号AESの小型回路アーキテクチャ
高野光司; 佐藤証; 森岡澄夫; 宗藤誠治
情報処理学会全国大会講演論文集, 63rd, 3, 2001

GF(((2²)²)²)上の演算を用いたAESのS-Box構成法
森岡澄夫; 佐藤証; 高野光司; 宗藤誠治
情報処理学会全国大会講演論文集, 63rd, 3, 2001

AESとDESの回路性能比較
宗藤誠治; 佐藤証; 森岡澄夫; 高野光司
情報処理学会全国大会講演論文集, 63rd, 3, 2001

AESにおける多項式乗算回路の効率的実装法
佐藤証; 高野光司; 森岡澄夫; 宗藤誠治
情報処理学会全国大会講演論文集, 63rd, 3, 2001

Hardware Resource and Performance Optimization for Elliptic Cureve Cryptography
K. Takano; A. Satoh; N. Ohba
Proc. COOL Chips IV, 1, 2001, Peer-reviwed
International conference proceedings, English

TATSU - Hardware Accelerator for Public-Key Cryptography using Montgomery Method
K. Takano; A. Satoh; N. Ohba
Proc. of COOL Chips III, 1, Apr. 2000, Peer-reviwed
International conference proceedings, English

A High-Speed MARS Hardware
A. Satoh; N. Ooba; K. Takano; E. D'Avignon
Proc. of AES3, 305-316, Apr. 2000, Peer-reviwed
International conference proceedings, English

高速乗算回路の構成法
佐藤証; 高野光司
情報処理学会全国大会講演論文集, 61st, 1, 2000

Every company developed each next-generation code technology for electronic commercial transaction, to propose it to ISO/IEC.
佐藤証; 飯塚稔; 砺波修一; 上原清彦; 石岡祥男; 桂浩輔
電子情報通信学会誌, 83, 7, 2000

高速乗算回路の一構成法
佐藤証
情報処理学会全国大会講演論文集, 59th, 1, 1999

Lempel-Zivデータ圧縮機能を備えたポストスクリプトプリンタコントローラ
佐藤証; 上田眞; 佐藤剛士
電子情報通信学会論文誌, The Institute of Electronics, Information and Communication Engineers, J81-C2, 8, 710-718, Aug. 1998, Peer-reviwed, カラー・高画質化が進むポストスクリプトプリンタに, データ圧縮技術を用いることで作業メモリの大幅な節約が可能となる.Lempel-Zivアルゴリズムはその高い圧縮率で知られるが, 低速なためプリンタの印刷速度に影響を与えてしまう.そこで今回開発したプリンタコントローラは圧縮アクセラレータに連想メモリを用い, その並列かつ完全なデータ検索機能により, 50Mバイト/秒の高速動作と高圧縮率を実現した.このアクセラレータによりページイメージは圧縮保存され, ラスタ処理に必要なビットイメージだけを部分的に伸長することで作業メモリが節約される.各種イメージに対して圧縮時の作業メモリの使用効率やオーバヘッド時間を調べ最適なパラメータの検討も行った.
Scientific journal, Japanese

連想メモリを用いたLempel-Zivデータ圧縮回路の小型・高速化と圧縮率の向上
佐藤証
電子情報通信学会論文誌, The Institute of Electronics, Information and Communication Engineers, J81-C2, 7, 645-653, Jul. 1998, Peer-reviwed, データ中の繰返しを検索・削除することで高い圧縮率を誇るLZ77符号に対し, 連想メモリの並列検索機能を用いた高速符号化ハードウェアが従来より開発されている.本論文はこのハードウェアの小型化と高速化, そしてLZ77符号のバリエーションへの対応による圧縮率の向上を目的としている.クリティカルパスである検索ロジックへのフィードバック経路の見直しにより, 回路の削減や, 2倍の動作速度を得ることが可能となる.また検索一致アドレスを出力するプライオリティエンコーダについては, 従来の絶対アドレスの代わりに相対アドレスを用いる方式と, 最長とその次に長い繰返しデータの一致長の差を出力する方式を示す.これらにより, ハードウェアの制約から従来は対応していなかった圧縮フォーマットや, より高い圧縮率をもつ符号の採用が可能となった.
Scientific journal, Japanese

A Hardware Architecture for the Elliptic Curve Cryptosystems.
佐藤証
情報処理学会シンポジウム論文集, 98, 8, 1998

A PostScript Printer Controller Embedded with Lempel-Ziv Data Compression Function.
佐藤証; 上田真; 佐藤剛士
電子情報通信学会論文誌 C-2, J81-C-2, 8, 1998

A Small High-Speed Hardware of Elliptic Curve Cryptosystems over GF(p).
佐藤証
電子情報通信学会大会講演論文集, 1998, 1998

A high-speed small RSA encryption LSI with low power dissipation
A Satoh; Y Kobayashi; H Niijima; N Ooba; S Munetoh; S Sone
INFORMATION SECURITY, 1396, 174-187, 1998, Peer-reviwed
Scientific journal, English

Memory Saving Method for PostScript Printers using Lempel-Ziv Data Compression.
佐藤証
情報処理学会全国大会講演論文集, 55th, 1, 1997

A high-speed multiplier using multiple-carry-skip architecture.
小林芳直; 佐藤証; 宗藤誠治
情報処理学会全国大会講演論文集, 55th, 1, 1997

High-Speed Small RSA Encryption LSI.
佐藤証; 小林芳直; 新島秀人; 大庭信之; 宗藤誠治; 曽根定道
情報処理学会ワークショップ論文集, 97, 2, 1997

Development of a high bandwidth merged logic/DRAM multimedia chip
WK Luk; Y Katayama; W Hwang; M Wordeman; T Kirihata; A Satoh; S Munetoh; H Wong; B ElKareh; P Xiao; R Joshi
INTERNATIONAL CONFERENCE ON COMPUTER DESIGN - VLSI IN COMPUTERS AND PROCESSORS, PROCEEDINGS, 279-285, 1997, Peer-reviwed
International conference proceedings, English

LZ77 High-speed Data Compression LSI using CAM Capable of Variable-length String Search. (2).
佐藤証; 新島秀人
情報処理学会全国大会講演論文集, 51st, 6, 1995

LZ77 High-speed Data Compression LSI using CAM Capable of Variable-length String Search. (1).
佐藤証; 新島秀人
情報処理学会全国大会講演論文集, 51st, 6, 1995

Lempel-Ziv type High-speed Data Compression Circuit using Variable Length String Search Content Addressable Memory.
佐藤証; 新島秀人
電子情報通信学会大会講演論文集, 1994, Shuki Pt 5, 1994

Variable Length String Search Content Addressable Memory using Local Match Line Precharging Scheme.
佐藤証; 新島秀人
電子情報通信学会大会講演論文集, 1994, Shuki Pt 5, 1994

Lempel-Ziv Type High-Speed Data Compression Circuit Using Content Addressable Memory.
佐藤証; 新島秀人
電子情報通信学会論文誌 C-2, The Institute of Electronics, Information and Communication Engineers, 77, 12, 573-579, Dec. 1994, Peer-reviwed, データ圧縮はハードディスク等の記録容量を増加させ,あるいはネットワークの通信速度を上げるのに非常に重要な技術である.LempelとZivが1977年に発表した圧縮アルゴリズムは,データ中の繰返し部分を削ることによりさまざまなデータに対して高い圧縮率が得られることでよく知られている.しかしながら可変長の繰返しデータの検索はソフトウェアのみならずハードウェアにおいても高速化が非常に難しいという欠点があった.連想メモリは入力データを高速に検索し,一致するデータをもつアドレスを出力するハードウェアであるが,通常データはバイトやワードといった固定長に限られる.本論文では従来の連想メモリに簡単な回路を付加することで,可変長データの検索を可能とする方式を提案し,またそれを用いることで非常に高速なデータ圧縮回路が実現できることを示す.
Scientific journal, Japanese

A 14-NS 4-MB CMOS DRAM WITH 300-MW ACTIVE POWER
T KIRIHATA; SH DHONG; K KITAMURA; T SUNAGA; Y KATAYAMA; RE SCHEUERLEIN; A SATOH; Y SAKAUE; K TOBIMATSU; K HOSOKAWA; T SAITOH; T YOSHIKAWA; H HASHIMOTO; M KAZUSAWA
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 27, 9, 1222-1228, Sep. 1992, Peer-reviwed
Scientific journal, English

A PULSED SENSING SCHEME WITH A LIMITED BIT-LINE SWING
RE SCHEUERLEIN; Y KATAYAMA; T KIRIHATA; Y SAKAUE; A SATOH; T SUNAGA; T YOSHIKAWA; K KITAMURA; SH DHONG
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 27, 4, 678-682, Apr. 1992, Peer-reviwed
Scientific journal, English

A Pulsed Sensing Scheme with a Limited BitLine Swing
R. E. Scheuerlein; Y. Katayama; Y. Sakaue; A. Satoh; T. Kirihata; T. Sunaga; T. Yoshikawa; K. Kitamura; S. H. Dhong
IEEE Journal of Solid-State Circuits, 27, 4, 678-682, 1992, Peer-reviwed
Scientific journal, English

A Plused Sensing Scheme for High-Speed CMOS DRAM’s.
佐藤証; 桐畑外志昭; 片山泰尚; 坂上好功; 砂永登志男; SCHEUERLEIN R E; 北村恒二; 吉川武文; DOHNG S H
電子情報通信学会技術研究報告, 91, 337(ICD91 126-133), 1991

A pre-conditionig scheme for noise reduction in high speed circuit.
佐藤証; 片山泰尚; SCHEUERLEIN R E
電子情報通信学会全国大会講演論文集, 1991, Spring Pt 5, 1991

Improving the efficiency of the homotopy method using a rectangular subdivision for solving nonlinear resistive networks.
山村清隆; 佐藤証; 福山健次郎; 堀内和夫
電子情報通信学会全国大会講演論文集, 1988, Pt. A-1, 1988

Solving nonlinear resistive networks by a homotopy method using a rectangular subdivision.
山村清隆; 佐藤証; 福山健次郎; 堀内和夫
電子情報通信学会技術研究報告, 88, 35, 1988

Quadratic convergence of the homotopy method using a rectangular subdivision.
山村清隆; 佐藤証; 堀内和夫
電子情報通信学会技術研究報告, 88, 187, 1988

A fast ray tracing utilising relative position.
佐藤証; 大石進一; 堀内和夫
電子情報通信学会技術研究報告, 87, 134, 1987

IoT･AI技術で広がるスマート養蜂の世界
佐藤証
Lead, Sep. 2023, 畜産技術, 820, 2-7, Technical report

IoT技術で広がるスマート養蜂の世界
佐藤証
Lead, Apr. 2023, 養蜂産業振興会報, 9, 11-18, Introduction commerce magazine

容量充電モデルを用いた高速なサイドチャネル攻撃評価手法
藤本 大介; 片下 敏広; 佐々木 明彦; 堀 洋平; 佐藤 証; 永田 真
Jan. 2012, 暗号と情報セキュリティシンポジウム, 1C2-6

ICカードの実装安全性標準評価ボードの開発とサイドチャネル攻撃評価
片下敏宏; 堀洋平; 佐藤証
30 Jun. 2011, 情報処理学会シンポジウムシリーズ(CD-ROM), 2011, 1, 1301-1307, Japanese, 1882-0840, 201202257673325430, 170000068783

物理特性を用いたLSIの真贋判定法
堀洋平; 片下敏宏; KANG HYUNHO; 佐藤証
30 Jun. 2011, 情報処理学会シンポジウムシリーズ(CD-ROM), 2011, 1, 1296-1300, Japanese, 1882-0840, 201202233204476901, 170000068782

Power Consumption Evaluation of a Dynamically Reconfigurable Multi-cryptoprocessor on Virtex-5FPGA
堀洋平; 片下敏宏; 佐藤証
We evaluated the power consumption of a dynamically and partially reconfigurable (DPR) multi-cryptoprocessor implemented on Xilinx Virtex-5 FPGA. We implemented 6 cryptographic modules (AES, Camellia, SEED, TDEA, MISTY1, CAST128) as Reconfigurable Modules (RMs) of the DPR cryptoprocessor. The power consumption and circuit size of the DPR processor were compared with those of a static multi-cryptoprocessor. According to the experimental results, the hardware resource used was reduced by 67% and energy consumption was reduced by about 6-9%., The Institute of Electronics, Information and Communication Engineers, 05 May 2011, 電子情報通信学会技術研究報告, 111, 31(RECONF2011 1-21), 97-102, Japanese, 0913-5685, 201102278640720342, 110008725925, AA12046591

暗号LSIの電源ノイズシミュレーションによるサイドチャネル解析
片下敏宏; 佐藤証; 藤本大介; 永田真
Jul. 2010, 情報処理学会シンポジウムシリーズ(CD-ROM), 2010, 1, 7F-2, 1882-0840, 201002219070076564

暗号モジュールの標準評価ボードを開発―ハードウエアのセキュリティ向上と国際標準規格策定に貢献
佐藤証
Feb. 2010, 産総研TODAY, 2010, 02, 16, Japanese, Introduction other

サイドチャネル標準シミュレーションモデル構築に向けた標準評価ボードのDPA特性測定
片下 敏宏; 佐藤 証; 永田 真; 藤本 大介; 菊地 克弥; 仲川 博; 青柳 昌宏
Jan. 2010, 暗号と情報セキュリティシンポジウム, 4B2-1

Magnetic Near Field Measurement of Cryptographic LSI using On-Chip Integrated Micro Magnetic Field Probe
鳥塚英樹; 山口正洋; 菅原健; 本間尚文; 佐藤証; 青木孝文
Increasingly a side channel attack which is to break a cryptographic key using the electromagnetic radiation and power consumption from the cryptographic module regard as a dangerous. In this paper, the magnetic near field of cryptographic LSI was measured using the on-chip integrated micro magnetic field probe with a shielded-loop coil. As a result, the high frequency current in cryptographic LSI was able to be shown as a distribution map. Moreover, when the cryptographic key was estimated by differential electromagnetic analysis, the time of the key presumption is earlier than a place away from the cryptographic IP core, and it has been found that the vulnerability of the cryptographic LSI is seen on the core. It was confirmed that the magnetic near field was able to be suppressed by putting a magnetic film on the cryptographic LSI, and it became a means to protect cryptographic LSI from side channel attack., The Institute of Image Information and Television Engineers, 13 Mar. 2009, 映像情報メディア学会技術報告, 33, 15(BCT2009 43-54), 37-42, Japanese, 1342-6893, 200902270804410286, 110007227992, AN1059086X

暗号モジュールの安全な実装と標準評価指針策定への取り組み
佐藤証
Oct. 2008, JITA ニュースレター, (財)日本産業技術振興協会, 19, Japanese, Introduction other

Performance Comparison of the ISO Standard Block Ciphers in ASICs
菅原健; 本間尚文; 青木孝文; 佐藤証
This paper presents performance comparison of the ISO/IEC18033 standard block ciphers (AES, Camellia, SEED, TDEA, MISTY1, and CAST-128) in ASICs. Each algorithm was implemented with a loop architecture where one round function block is iteratively used. In some designs, we finely divided the round operation into a few stages to reduce the hardware resource. These designs were synthesized by using a 0.18-μm CMOS standard cell library, and performances in size and speed were evaluated., The Institute of Electronics, Information and Communication Engineers, 09 Mar. 2007, 電子情報通信学会技術研究報告, 106, 597(ISEC2006 140-174), 111-118, Japanese, 0913-5685, 200902257425838019, 110006248126, AN10013083

Cryptographic Technology for Promoting e-Society: Performance and Security Evaluations for Cryptographic Hardware
佐藤証; 山岸篤弘
Nov. 2004, 情報処理, 45, 11, 1123-1127, Japanese, 0447-8053, 200902202760189956

ハードウェア実装に適した共通鍵ブロック暗号とは
佐藤証
Mar. 2002, Break Through, 187, 3, 2-6, Japanese, Introduction other

MARSの特徴と狙い
佐藤証
Jul. 2000, 電子情報通信学会誌, 7, Japanese, Introduction other

トコトンやさしい暗号の本
伊豆哲也; 岩田哲; 佐藤証 田中実; 花岡悟一郎
Japanese, Joint work, 日刊工業新聞社, 2010

A Hydroponic Planter System to Enable an Urban Agriculture Service Industry
Akashi Satoh
Oral presentation, English, IEEE 7th Global Conference on Consumer Electronics GCCE 2017, IEEE, International conference
10 Oct. 2018

Security Evaluation of Cryptographic Modules Against Side-Channel Attack Using a Biased Data Set
Masato Matsubayashi; Hendra Gunter; Akashi Satoh
Oral presentation, English, IEEE 6th Global Conference on Consumer Electronics GCCE 2017, IEEE, International conference
11 Oct. 2017

A Compact Hardware Design of a Sensor Module for Hydroponics
Tomohiro Nishimura; Yuji Okuyama; Ayaka Matsushita; Hiromichi Ikeda; Akashi Satoh
Oral presentation, English, IEEE 6th Global Conference on Consumer Electronics GCCE 2017, IEEE, International conference
11 Oct. 2017

都市型農業のサービス産業化を実現する水耕栽培システム
佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2018) シンポジウム, 情報処理学会, Domestic conference
06 Jul. 2017

IoTデバイスを用いた水耕栽培管理システムの開発
池田宏道; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2018) シンポジウム, 情報処理学会, Domestic conference
05 Jul. 2017

植物監視カメラの低通信容量下における動的制御手法
寺田充樹; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2018) シンポジウム, 情報処理学会, Domestic conference
05 Jul. 2017

モーションセンサを用いたボール投げの評価システム
木村直己; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2018) シンポジウム, 情報処理学会, Domestic conference
05 Jul. 2017

水耕栽培用センサの小型回路実装と性能評価
西村知紘; 奥山雄司; 松下綾香; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2017) シンポジウム, 情報処理学会, Domestic conference
29 Jun. 2017

新たな都市型農業のサービス産業化
佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2017) シンポジウム, 情報処理学会, Domestic conference
29 Jun. 2017

偏りを有するデータセットを用いた暗号モジュールのサイドチャネル攻撃耐性評価
松林雅人; ヘンドラ・グントゥル; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2017) シンポジウム, 情報処理学会, Domestic conference
29 Jun. 2017

ISO/IEC 17825による暗号回路の電力解析に対する安全性評価と偏りを有するデータセットを用いた解析精度の向上
ヘンドラ・グントゥル; 佐藤証; 菅原崇彦; 油谷大武; 吉村紀
Oral presentation, Japanese, SCIS2017, Domestic conference
30 Jan. 2017

Side-channel AttacK User Reference Architecture Board SAKURA-W for Security Evaluation of IC Card
Masato Matsubayashi; Jun Ishii; Masahiro Yasuda; Akashi Satoh
Oral presentation, English, IEEE 5th Global Conference on Consumer Electronics GCCE 2016, International conference
11 Oct. 2016

High-Accuracy and Low-Cost Sensor Module for Hydroponic Culture System
Tomohiro Nishimura; Yuji Okuyama; Akashi Satoh
Oral presentation, English, IEEE 5th Global Conference on Consumer Electronics GCCE 2016, IEEE, International conference
11 Oct. 2016

GPGPU Software Implementation of Authenticated Encryption Algorithm Minalpher
Makiko Kosugi; Akashi Satoh
Oral presentation, English, IEEE 5th Global Conference on Consumer Electronics GCCE 2016, IEEE, International conference
11 Oct. 2016

Comparison of Side-Channel Attacks on Cryptographic Circuits Between Old and New Technology FPGAs
Yu Nomata; Masato Matsubayashi; Kohei Sawada; Akashi Satoh
Oral presentation, English, IEEE 5th Global Conference on Consumer Electronics GCCE 2016, IEEE, International conference
11 Oct. 2016

高精度で低コストな水耕栽培用センサモジュールの開発
西村知紘; 奥山雄司; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2016) シンポジウム, 情報処理学会, Domestic conference
06 Jul. 2016

SAKURA-Gのクロックグリッチによるフォールト攻撃実験
松林雅人; 石井潤; 安田正弘; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2016) シンポジウム, 情報処理学会, Domestic conference
06 Jul. 2016

SAKURA FPGAボードによる電磁波解析実験
野亦優; 松林雅人; 澤田航平; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2016) シンポジウム, 情報処理学会, Domestic conference
06 Jul. 2016

認証付き暗号MinalpherのGPGPU実装
小杉真紀子; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2016) シンポジウム, 情報処理学会, Domestic conference
06 Jul. 2016

Side-channel AttacK User Reference Architecture Board SAKURA-W for Security Evaluation of IC Card
Masato Matsubayashi; Akashi Satoh
Oral presentation, English, IEEE 4th Global Conference on Consumer Electronics GCCE 2015, International conference
Oct. 2015

FPGA Implementation of Authenticated Encryption Algorithm Minalpher
Makiko Kosugi; Masahiro Yasuda; Akashi Satoh
Oral presentation, English, IEEE 4th Global Conference on Consumer Electronics GCCE 2015, International conference
Oct. 2015

サイドチャネル攻撃評価ボードSAKURA-W
松林雅人; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2015) シンポジウム, 情報処理学会, Domestic conference
10 Jul. 2015

認証付き暗号MinalpherのFPGA実装評価
小杉真紀子; 安田正弘; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2015) シンポジウム, Domestic conference
10 Jul. 2015

マイコン制御を用いた水耕栽培システムの開発
西村知紘; 佐藤証
Oral presentation, Japanese, マルチメディア,分散,協調とモーバイル (DICOMO2015) シンポジウム, 情報処理学会, Domestic conference
08 Jul. 2015

Side-channel AttacK User Reference Architecture SAKURA-G
Hendra Guntur; Jun Ishii; Akashi Satoh
Oral presentation, English, IEEE 3rd Global Conference on Consumer Electronics GCCE2014, International conference
08 Oct. 2014

FPGA Implementation on New Standard Hash Function Keccak
Tatsuya Honda; Hendra Guntur; Akashi Satoh
Oral presentation, English, EEE 3rd Global Conference on Consumer Electronics GCCE 2014, International conference
08 Oct. 2014

Side-channel Attack User Reference Architecture SAKURA-G
Jun Ishii; Guntur Hendra; Akihiko Sasaki; Akashi Satoh
Oral presentation, Japanese, SCIS2014, Domestic conference
30 Jan. 2014

Hardware Evaluation of Hash Function SHA-1/-2/-3 on FPGA
Tatsuya Honda; Akashi Satoh
Oral presentation, Japanese, SCIS2014, Domestic conference
30 Jan. 2014

Evolution of Cryptographic hardware in the Perpetual Security Struggles
A. Satoh
Others, English, VLSI Symposium 2006
Jun. 2006

大学院技術英語
The University of Electro-Communications

大学院技術英語
電気通信大学

コンピュータサイエンス実験第二
The University of Electro-Communications

コンピュータサイエンス実験第二
電気通信大学

コンピュータアーキテクチャ基礎論
The University of Electro-Communications

コンピュータアーキテクチャ基礎論
電気通信大学

計算機アーキテクチャ基礎論
The University of Electro-Communications

論理回路学
The University of Electro-Communications

CS実験第二
The University of Electro-Communications

CS実験第二
The University of Electro-Communications

CS実験第一
The University of Electro-Communications

CS実験第一
電気通信大学

コンピュータグラフィックス
The University of Electro-Communications

論理設計学
The University of Electro-Communications

論理設計学
電気通信大学

コンピュータグラフィックス
The University of Electro-Communications

コンピュータグラフィックス
電気通信大学

計算機アーキテクチャ基礎論
The University of Electro-Communications

計算機アーキテクチャ基礎論
電気通信大学

論理回路学
The University of Electro-Communications

論理回路学
電気通信大学

三鷹市立図書館/調布市立第一小学校 スマート都市農業プロジェクト
佐藤証
三鷹ネットワーク大学, 民学産公協働研究事業, 電気通信大学, Principal investigator
Apr. 2023 - Feb. 2024

三鷹市立図書館 スマート都市農業プロジェクト
佐藤証
三鷹ネットワーク大学, 民学産公協働研究事業, 電気通信大学, Principal investigator
Apr. 2022 - Feb. 2023

スマート都市養蜂システムの研究開発事業
佐藤証
日本中央競馬会, 畜産振興事業, 電気通信大学, Principal investigator
Jun. 2020 - Mar. 2022

調布市立第一小学校屋上 スマート農園プロジェクト
佐藤証
三鷹ネットワーク大学, 民学産公協働研究事業, 電気通信大学, Principal investigator
Apr. 2019 - Feb. 2020

IoTの動向調査に関する奨学寄附金
キャンパスクリエイト
2015