曽和　将容

名誉教授・その他関係者名誉教授
  • プロフィール:
    １．電子回路

    ２．集積回路

    ３．電話交換器

    ４．並列コンピュータシステム

    ５．並列言語

    ６．並列コンピュータ用オペレーティングシステム

    ７．並列コンピュータアーキテクチャ

    ８．並列コンピュータコンパイラ

    ９．災害時ネットワーク環境
研究者情報

学位

  • 工学博士, 名古屋大学

研究キーワード

  • Ad hoc network
  • Parallelized compiler
  • Parallel computer systems
  • Parallel processing
  • Parallel computer architecture
  • アドフォックネットワーック
  • 並列化コンパイラ
  • コンピュータシステム
  • 並列処理
  • 計算機アーキテクチャ

学歴

  • 1974年03月
    名古屋大学, 工学研究科, 電気及電子工学専攻
研究活動情報

論文

  • Efficient compilation for queue size constrained queue processors
    Arquimedes Canedo; Ben A. Abderazek; Masahiro Sowa
    PARALLEL COMPUTING, 35巻, 4号, 掲載ページ 213-225, 出版日 2009年04月
    研究論文（学術雑誌）, 英語
    DOI URL
  • A new code generation algorithm for 2-offset producer order queue computation model
    Arquirnedes Canedo; Ben Abderazek; Masahiro Sowa
    COMPUTER LANGUAGES SYSTEMS & STRUCTURES, 34巻, 4号, 掲載ページ 184-194, 出版日 2008年12月, 査読付
    研究論文（学術雑誌）, 英語
    DOI URL
  • Queue Programs Characterization using Performance Bounds
    Arquimedes Canedo; Masahiro Sowa
    International Workshop on Modern Science and Technology 2008, -巻, -号, 掲載ページ -, 出版日 2008年11月
    研究論文（国際会議プロシーディングス）, 英語
  • Construction of a SSA-based Queue Compiler
    Yuki Nakanishi; Masahiro Sowa; Arquimedes Canedo
    International Workshop on Modern Science and Technology 2008(IWMST2008), -巻, -号, 掲載ページ -, 出版日 2008年11月
    研究論文（国際会議プロシーディングス）, 英語
  • The QC-2 parallel Queue processor architecture
    Ben A. Abderazek; Arquimedes Canedo; Tsutomu Yoshinaga; Masahiro Sowa
    JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING, 68巻, 2号, 掲載ページ 235-245, 出版日 2008年02月, 査読付
    研究論文（学術雑誌）, 英語
    DOI URL
  • Queue Processor as Next Generation Fundamental ICT Infrastructure
    Masahiro Sowa; Arquimedes Canedo
    Kantaoui Forum TJASSST 2008, --巻, --号, 掲載ページ --, 出版日 2008年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • Natural Instruction Level Parallelism-aware Compiler for High-Performance Embedded QueueCore
    Arquimedes Canedo; Ben Abderazek; Masahiro Sowa
    Journal of Embedded Computing, ==巻, ==号, 出版日 2008年, 査読付
    研究論文（学術雑誌）, 英語
  • Compiling for Reduced Bit-Width Queue Processors
    Arquimedes Canedo; Ben A. Abderazek; Masahiro Sowa
    Journal of Signal Processing Systems, 掲載ページ 1939-8018, 出版日 2008年, 査読付
    研究論文（学術雑誌）, 英語
  • Quantitative evaluation of common subexpression elimination on queue machines
    Arquimedes Canedo; Masahiro Sowa; Ben A. Abderazek
    Proceedings of the International Symposium on Parallel Architectures, Algorithms and Networks, I-SPAN, 掲載ページ 25-30, 出版日 2008年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
    DOI URL
  • Mathematical model for multiobjective synthesis of NoC architectures
    Ben A. Abderazek; Mushfiquzzaman Akanda; Tsutomu Yoshinaga; Masahiro Sowa
    Proceedings of the International Conference on Parallel Processing Workshops, 1巻, 掲載ページ 36-41, 出版日 2007年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
    DOI URL
  • Compiler Framework for an Embedded 32-bit Queue Processo
    Arquimedes Canedo; Ben Abderazek; Masahiro Sowa
    2007 International Conference on Convergence Information Technology (ICCIT¨07), 掲載ページ 1793-1796, 出版日 2007年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • Dual-Execution Mode Processor Architecture for embedded applications
    Md. Musfiquzzaman Akanda; Ben Abderazek; Masahiro Sowa
    Journal of Mobile Multimedia, 13巻, 4号, 掲載ページ 347-370, 出版日 2007年, 査読付
    研究論文（学術雑誌）, 英語
  • New code generation algorithm for QueueCore - An embedded processor with high ILP
    Arquirnedes Canedo; Ben A. Abderazek; Masahiro Sowa
    EIGHTH INTERNATIONAL CONFERENCE ON PARALLEL AND DISTRIBUTED COMPUTING, APPLICATIONS AND TECHNOLOGIES, PROCEEDINGS, 掲載ページ 185-192, 出版日 2007年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
    DOI URL
  • Queue register file optimization algorithm for QueueCore processor
    Arquimedes Canedo; Ben Abderazek; Masahiro Sowa
    19TH INTERNATIONAL SYMPOSIUM ON COMPUTER ARCHITECTURE AND HIGH PERFORMANCE COMPUTING, PROCEEDINGS, 掲載ページ 169-176, 出版日 2007年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
    DOI URL
  • Novel addressing method for aggregate types in queue processors
    Teruhisa Yuki; Arquimedes Canedo; Ben A. Abderazek; Masahiro Sowa
    2007 International Conference on Convergence Information Technology, ICCIT 2007, 掲載ページ 1793-1796, 出版日 2007年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
    DOI URL
  • An Efficient Code Generation Algorithm for Code Size Reduction using 1-offset P-Code Queue Computation Model
    Arquimedes Canedo; Ben Abderazek; Masahiro Sowa
    The 2007 IFIP International Conference on Embedded and Ubiquitous Computing EUC2007, 掲載ページ 197-208, 出版日 2007年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • Compiler Support for Code Size Reduction using a Queue-based Processo
    Arquimedes Canedo; Ben Abderazek; Masahiro Sowa
    Transactions on High-Performance Embedded Architectures and Compilers, 2巻, 3号, 掲載ページ 153-169, 出版日 2007年, 査読付
    研究論文（学術雑誌）, 英語
  • Optimizing Reaching Definitions Overhead in Queue Processors
    Yuuki Nakanisi; Arquimedes Canedo; Ben Abderazek; Masahiro Sowa
    Journal of Convergence Information technology, 2巻, 4号, 掲載ページ 36-40, 出版日 2007年
    研究論文（学術雑誌）, 英語
  • On the Design of a Dual-Execution Mode Processor: Architecture and Preliminary Evaluation
    M. Akanda; B. A. Abderazek; M.Sowa
    ISPA-2006 International Symposium on Parallel and Distributed Processing and Applications, 掲載ページ 37-46, 出版日 2006年12月, 査読付
    研究論文（国際会議プロシーディングス）, 英語
    DOI URL
  • High-level modeling and FPGA prototyping of produced order parallel queue processor core
    Ben A. Abderazek; Tsutomu Yoshinaga; Masahiro Sowa
    JOURNAL OF SUPERCOMPUTING, 38巻, 1号, 掲載ページ 3-15, 出版日 2006年10月, 査読付
    研究論文（学術雑誌）, 英語
    DOI URL
  • Scalable Core-Based Methodology and Synthesizable Core for Systematic Design Environment in Multicore SoC
    B. A. Abderazek; S. Kawata; T. Yoshinaga; M. Sowa
    the 3rd Int. Workshop on Embedded Computing The 35th Int. Conf. on Parallel Processing, ICPP, 掲載ページ pp217-229, 出版日 2006年08月, 査読付
    研究論文（学術雑誌）, 英語
  • Consumed-Order Queue Computation Model-New Model to Solve Drawbacks of Queue Computation Model-
    Masahiro Sowa; Halcham Kutluk; B. A. Abderazek; Sotaro Kawata
    The International Workshop on Modern Science and Technology 2006, 4巻, 1号, 掲載ページ 353-357, 出版日 2006年05月
    研究論文（国際会議プロシーディングス）, 英語
  • A GCC-based Compiler for the Queue Register Processor (QRP-GCC)
    Arquimedes Canedo; B. A. Abderazek; M.Sowa
    The International Workshop on Modern Science and Technology 2006, 掲載ページ 250-255, 出版日 2006年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • Design and Architecture for an Embedded 32-bit QueueCore
    B. A. Abderazek; S. Kawata; M. Sowa
    the International Journal of Embedded Computing, Special issue on Single-Chip Multi-core Architectures and related research, 2巻, 2号, 掲載ページ pp. 191-205, 出版日 2006年
    研究論文（学術雑誌）, 英語
  • Architecture of Produced-order Parallel Queue Processor: Preliminary Evaluation
    A. Markovskij; B. Abderazek; S. Kawata; M. Sowa
    the 38th International Symposium on Microarchitecture, (MICRO-38,MSP7), 掲載ページ 29-35, 出版日 2005年12月, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • Parallel queue processor architecture based on produced order computation model
    M Sowa; BA Abderazek; T Yoshinaga
    JOURNAL OF SUPERCOMPUTING, 32巻, 3号, 掲載ページ 217-229, 出版日 2005年06月, 査読付
    研究論文（学術雑誌）, 英語
    DOI URL
  • An efficient dynamic switching mechanism (DSM) for hybrid processor architecture
    AM Musfiquzzaman; BA Abderazek; S Kawata; M Sowa
    EMBEDDED AND UBIQUITOUS COMPUTING - EUC 2005, 3824巻, 掲載ページ 77-86, 出版日 2005年, 査読付
    研究論文（学術雑誌）, 英語
  • Modular design structure and high-level prototyping for novel embedded processor core
    BA Abderazek; S Kawata; T Yoshinaga; M Sowa
    EMBEDDED AND UBIQUITOUS COMPUTING - EUC 2005, 3824巻, 掲載ページ 340-349, 出版日 2005年
    研究論文（学術雑誌）, 英語
    DOI URL
  • Construction of Hybrid MPI-OpenMP Solutions for SMP Clusters
    V. Ta Qo; T. Yoshinaga; B. A. Abderazek; M. Sowa
    IPSJ Transactions on Advanced Computing Systems, 一般社団法人情報処理学会, 46巻, SIG3(ACS8)号, 掲載ページ 25-37, 出版日 2005年, This paper proposes a middle-grain approach to construct hybrid MPI-OpenMP solutions for SMP clusters from an existing MPI algorithm. Experiments on different cluster platforms show that our solutions exceed the solutions that are based on the de-facto MPI model in most cases and occasionally by as much as 40% of performance. We also prove an automatic outperformance of a thread-to-thread communication model over a traditional process-toprocess communication model in hybrid solutions. In addition the paper performs a detailed analysis on the hardware and software factors affecting the performance of MPI in comparison to hybrid models.This paper proposes a middle-grain approach to construct hybrid MPI-OpenMP solutions for SMP clusters from an existing MPI algorithm. Experiments on different cluster platforms show that our solutions exceed the solutions that are based on the de-facto MPI model in most cases, and occasionally by as much as 40% of performance. We also prove an automatic outperformance of a thread-to-thread communication model over a traditional process-toprocess communication model in hybrid solutions. In addition, the paper performs a detailed analysis on the hardware and software factors affecting the performance of MPI in comparison to hybrid models.
    研究論文（学術雑誌）, 英語
    URL
    URL 2
  • Queue Processor Architecture for Novel Queue Computing Paradigm Based on Produced Order Scheme,
    Ben Abderazek; Arsenji Markovski; Soichi Shigeta; Tsutom Yoshinaga; Masahiro Sowa
    The 7th Perfomance Computaing and Grid in Asia Pacific Reagion(HPCAsia2004), 出版日 2004年07月, 査読付
    研究論文（国際会議プロシーディングス）, 英語
    DOI URL
  • QJava:Inregrate Queue Computaional Model into Java
    Soichi Shigeta; Li-Qiang Wang; N.Yagishita; Ben Abderazek; Tsutomu Yoshinaga; Masahiro Sowa
    Proceedings of The Joint Japan-Tunisia worrkshop on ComputerSystem and Information Technology(JT-CSIT'04, 掲載ページ pp60-65, 出版日 2004年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • Queru Machine with Queue Extention Mechanism
    Sotaro Kawata; Masahiro Sowa
    COOL Chips Ⅶ, 出版日 2004年, 査読付
    研究論文（国際会議プロシーディングス）
  • On the design of a register queue based processor architecture (FaRM-rq)
    BA Abderazek; S Shigeta; T Yoshinaga; M Sowa
    PARALLEL AND DISTRIBUTED PROCESSING AND APPLICATIONS, PROCEEDINGS, 2745巻, 掲載ページ 248-262, 出版日 2003年, 査読付
    研究論文（学術雑誌）, 英語
  • QJAVAC: Queue-Java Compiler Design for High Parallelism Queue Java
    L. Wang; B. A. Abderazek; S. Shigeta; T. Yoshinaga; M. Sowa
    Proceedings of International Technical Conference in Circuits/Systems, Computers and Communications, 掲載ページ 900-903, 出版日 2003年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • Proposal and Design of a Parallel Queue Processor Architecture(PQP)
    Masahiro Sowa; Ben A. Abderazek; Soichi Shigeta; Tsutomu Yoshinaga
    Proceedings of the 14th IASTED International Conference Parallel and Distributed Computing and Systems, 掲載ページ 554-560, 出版日 2002年11月, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • "FARM Queue Mode: On a Practical Queue Execution Model(QEM)"
    Ben,A.,Abderrazek; Kirilka Nikolova; Tutomu Yoshinaga; Masahiro Sowa
    TIWSS'2001, 出版日 2001年10月, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • "Dynamic Crirical Path Parallelism-Independent Scheduling Algorithm for Distributed Computing System"
    Kirilka Nikolova; Ben Abderazek; Masahiro Sowa
    ITC-CSCC'2001, 2巻, 出版日 2001年07月, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • "Access Route Control by Extended Key/Lock Scheme"
    Shigeta,S; Shimizu,K; Sowa,M
    International Journal of Computer Systems, Science and Engineering,CRL Publishing Ltd., 出版日 2001年, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • "Proposition and Evaluation of Parallelism-Independent Scheduling Algorithm for DAGs of Tasks with Non-Uniform Execution Times"
    Kirilka Vassileva Nikolova; Atsusi Maeda; Masahiro Sowa
    IEICE Transactions, E48-A巻, 6号, 出版日 2001年, 査読付
    研究論文（学術雑誌）, 英語
  • "キー/ロック式の拡張によるアクセスルートコントロール"
    繁田 聡一; 清水 謙多郎; 曽和 将容
    情報処理学会論文誌, 42巻, 6号, 出版日 2001年, 査読付
    日本語
  • 浅い束縛によるスコープ変数が存在する時の末尾再呼び出し
    前田敦司; 曽和将容
    情報処理学会論文誌, 40巻, 3号, 出版日 2000年, 査読付
    日本語
  • DRA: Dynamic Register Allocation for Accurate Parallel Instruction Issue and Dispatch in FARM Microprocessor
    Ben Abdallah Abderrazek; Masahiro Sowa
    The Third International Workshop on Advanced Parallel Processing Technologies APPT'99, October 19-21, 出版日 1999年10月, 査読付
    研究論文（国際会議プロシーディングス）, 英語
  • Design of a superscalar Processor Based on Queue Machine Computation Model
    Shusuke Okamoto; Hitoshi Suzuki; Atusi Maeda; Masahiro Sowa
    1999 IEEE Pacific Rim Conferences, Computers and Signal Processing（PACRIM 1999），August 22-24, 出版日 1999年08月
    研究論文（国際会議プロシーディングス）, 英語
  • A survey on the advances of diskI/O performance Metrics
    Ben Abdallah Abderrazek; Mudar Sarem; Masahiro Sowa
    International Conference on Robotics,Vision and Parallel Processing for Automation, 出版日 1999年07月
    研究論文（国際会議プロシーディングス）, 英語
  • Parallelism-Free Scheduling Method
    Kirilka Nikolova; Atusi Maeda; Masahiro Sowa
    ITC-CSCC'99（International Technical Conference on Circuits/Systems, Computers and Communications）, 出版日 1999年06月
    研究論文（国際会議プロシーディングス）, 英語
  • A Flexible Access Control Mechanism Based on the Key/Lock Scheme
    Souichi Shigeta; Kenichi Shimizu; Shusuke Okamoto; Masahiro Sowa
    ITC-CSCC'99（International Technical Conference on Circuits/Systems, Computers and Communications）, 出版日 1999年06月
    研究論文（国際会議プロシーディングス）, 英語
  • Relational Database Operations on Multi-processor with Program Controlled Cache Level Memory
    Mitsuaki Nakasumi; Shusuke Okamoto; Masahiro Sowa
    PDPTA'99 Conference , LasVegas, June28-July1, 出版日 1999年
    研究論文（国際会議プロシーディングス）, 英語

書籍等出版物

  • 情報リテラシイ
    立花康夫; 曽和将容; 春日秀雄
    日本語, 共著, コロナ社, 出版日 2008年
  • コンピュータアーキテクチャ
    曽和将容
    日本語, 編者(編著者), コロナ社, 出版日 2006年
  • コンピュータアーキテクチャ原理
    曽和将容
    日本語, 編者(編著者), コロナ社, 出版日 1993年
  • コンピュータ基礎工学
    曽和将容; 柳瀬龍郎; 今井正治; 丹羽敏之
    日本語, 共著, 昭晃堂, 出版日 1992年
  • 並列ＰＲＯＬＯＧコンピュータ
    曽和将容
    日本語, 編者(編著者), 啓学出版, 出版日 1989年
  • デ－タフロ－マシンと言語
    曽和将容
    日本語, 編者(編著者), 昭晃堂, 出版日 1986年
  • マイクロコンピュ－タＭＣ６８０９の考え方
    曽和将容
    日本語, 編者(編著者), オ－ム社, 出版日 1982年
  • トランジスタ回路を学ぶ人のために
    曽和将容
    日本語, 共著, オーム社, 出版日 1979年
  • ディジタル回路の考え方
    曽和将容; 清水賢資
    日本語, 共著, オ－ム社, 出版日 1979年

所属学協会

  • IEEE
  • ACM
  • 情報処理学会
  • 電子情報通信学会
  • 日本ソフトウェア科学会

産業財産権

  • キュープロセッサおよびキュープロセッサによるデータ処理方法、およびキュープロセッサによるデータ処理プログラム
    特許権, 特願2007-40857, 出願日: 2007年02月21日
  • マルチディメンジョナルキュープロセッサ
    特許権, 特願2006-037033, 出願日: 2006年02月14日
  • 並列キュープロセッサの高速実行可能命令の判別方法及びその回路
    特許権, 特願2001-19933, 出願日: 2002年01月29日, 特許第3712674, 発行日: 2005年08月26日
  • キュープロセッサにおける投機実行方法
    特許権, 曽和将容, 特願2002-019934, 出願日: 2002年01月20日, 曽和将容 科学技術振興事業団, 特許第3712675号, 発行日: 2005年08月26日
  • キュープロセッサ
    特許権, 特願2001-158869, 出願日: 2001年05月28日, 特許第3701583号, 発行日: 2005年07月25日
  • キューVLIWプロセッサ
    特許権, 特願2001-208239, 出願日: 2001年07月09日, 特許第3696531号, 発行日: 2005年07月08日
  • ファンクション・オペランド分割プロセッサ
    特許権, 特願2001-208240, 出願日: 2001年07月09日, 特許第3634292, 発行日: 2005年01月07日
  • キューを主に中間格納用メモリとして使うキュープロセッサ
    特許権, 曽和将容, 特願2004-105469, 出願日: 2004年03月31日, 曽和将容 科学技術振興事業団
  • キュープロセッサにおける投機実行方法
    特許権, 特願2002-019934, 出願日: 2002年01月29日, 特許第3712675号, 発行日: 2003年01月29日
  • キュー仮想マシン
    特許権, 特願2001-208241, 出願日: 2001年07月09日
  • プログラマブル･コントローラ
    特許権, -, 第1668294, 発行日: 1983年11月
  • コントロールフロー並列計算機方式
    特許権, 特願昭58-20863, 出願日: 1983年